排序方式: 共有52条查询结果,搜索用时 0 毫秒
1.
2.
文章设计了一个用于物联网模拟基带的、低压、低功耗、宽带、连续时间Sigma Delta ADC,特别是对各种非理想因素(时钟抖动,环路延时,运放有限增益和带宽,比较器offset,DAC失配等),基于matlab和simulink等工具进行了系统级仿真并得到各种非理想因素对系统性能的影响。电路架构采用3阶3bit前馈加反馈结构,电源电压1.2V,输入信号带宽为16MHz,过采样率为16,采样频率为512MHz。测试结果显示,SNR为60dB,SNDR为59.3dB,总功耗为22mW。 相似文献
3.
4.
设计实现了一种基于CORDIC算法和乘法器的直接数字频率合成器。采用混合旋转算法实现相位幅度转换,最高工作频率达到400MHz。在算法级,将DDFS中需要执行的π/4旋转操作分成两次旋转完成,第一次旋转采用CORDIC算法,第二次旋转采用乘法器来完成,同时采用流水线结构来实现累加器,提高整体性能。在晶体管级,采用DPL(Double-pass-transistor logic)逻辑实现基本电路单元,减少延迟提高速度。经0.35μmCMOS工艺流片,在400MHz的工作频率下,输出信号在80MHz处,SFDR为76.47dB,整个芯片面积为3.4mm×3.8mm。 相似文献
5.
在图形化蓝宝石衬底上制备了串联结构的氮化镓(GaN)高压发光二极管(LED),分别在极小电流与极低温度下研究了其光电特性。结果表明,在极小电流区(I<1×10-8 A),主要输运机制为缺陷辅助隧穿。由于能带热收缩效应和辐射复合中心的热激活效应,随着温度升高,电致发光(EL)峰发生红移,半高宽(FWHM)增加;光输出强度与注入电流呈幂指数关系,表明极小电流下非辐射复合占主导,且载流子通过缺陷辅助隧穿至量子阱。在极低温度下(T~40 K)仍能观测到电致发光现象,表明载流子并未被完全冻析,在强场下可由施主态或受主态通过缺陷辅助隧穿至量子阱;随着注入电流增加,注入电荷的库伦电场对极化电场的屏蔽作用增强,导致发光峰发生明显的蓝移,能带填充效应则导致半高宽增加。 相似文献
6.
7.
针对高速高精度模数转换器的性能依赖于高增益带宽积运放而导致较大功耗的问题,提出了一种基于斗链式电荷器件的电荷域流水线1.5位子级电路.该子级电路使用增强型电荷传输电路来实现电荷传输和余量电荷计算,去除了传统流水线模数转换器中的高性能运放,可大大降低模数转换器的功耗.基于所提出的1.5位子级电路,在0.18μm CMOS工艺条件下,设计了一款10位、250MS/s电荷域流水线模数转换器.测试结果表明,该模数转换器样片在全速采样时对于9.9MHz正弦输入信号转换得到的无杂散动态范围为644dB,信噪失真比为56.9dB,而功耗为45mW. 相似文献
8.
一种采用PVT不敏感电荷传输电路的27mW 10位125MSPS 电荷域流水线模数转换器 总被引:2,自引:2,他引:0
A low power 10-bit 125-MSPS charge-domain(CD) pipelined analog-to-digital converter(ADC) based on MOS bucket-brigade devices(BBDs) is presented.A PVT insensitive boosted charge transfer(BCT) that is able to reject the charge error induced by PVT variations is proposed.With the proposed BCT,the common mode charge control circuit can be eliminated in the CD pipelined ADC and the system complexity is reduced remarkably.The prototype ADC based on the proposed BCT is realized in a 0.18μm CMOS process,with power consumption of only 27 mW at 1.8-V supply and active die area of 1.04 mm~2.The prototype ADC achieves a spurious free dynamic range(SFDR) of 67.7 dB,a signal-to-noise ratio(SNDR) of 57.3 dB,and an effective number of bits(ENOB) of 9.0 for a 3.79 MHz input at full sampling rate.The measured differential nonlinearity(DNL) and integral nonlinearity (INL) are +0.5/-0.3 LSB and +0.7/-0.55 LSB,respectively. 相似文献
9.
10.
利用CORDIC算法实现相位幅度的转换;嵌入双路归零编码方式输出、电流源控制开关、14位DAC,成功设计了一种高速直接数字频率合成器.经0.18 μm 6M2P CMOS工艺流片,芯片面积为4.19 mm×3.17 mm,在1 GHz的工作频率下,输出信号在98.6 MHz处,SFDR为68.39 dB. 相似文献