具有片上多段基准源的14位宽温度范围高SNDR全差分逐次逼近型模数转换器

介绍了一种带有片上多段带隙基准源的14位低功耗自定时全差分逐次逼近型模数转换器。采用一个在-40到120℃温度范围内具有1.3ppm/℃温度系数的片上多段带隙基准电压源来为逐次逼近型模数转换器提供高精度基准电压源。设计中用格雷码代替二进制编码来减少衬底噪声从而增加整个系统的线性度。采用自定时位循环来增加时间利用率。该14位模数转换器利用TSMC 0.13μm CMOS工艺流片。该逐次逼近型模数转换器在室温2M/s 转换速率条件下能够获得81.2dB SNDR (有效位数13.2) 和85.2dB SFDR,并且在2M/s转换速率下在-40到120℃温度范围内能够保持12位以上有效位数。     

SOI CMOS SRAM单元单粒子翻转效应的模拟

为简单快速模拟静态随机存储器(SRAM)的单粒子效应,在二维器件数值模拟的基础上,以经典的双指数模型为原型,通过数值拟合得到了单粒子效应瞬态电流脉冲的表达式,考虑晶体管偏压对瞬态电流的影响,得到修正的瞬态电流表达式,将其带入电路模拟软件HSPICE中进行SRAM存储单元单粒子翻转效应的电路模拟,通过与实际单粒子实验结果的对比,验证了这种模拟方法的实用性。     

不同偏置下全耗尽SOI NMOSFET总剂量抗辐射的研究

研究了不同偏置条件下,全耗尽SOI NMOSFET的总剂量抗辐射特性,主要讨论不同偏置条件对器件中陷获电荷的产生和分布,以及由此对器件性能产生的影响.通过器件模拟发现,在辐射过程中器件的偏置条件不同,造成器件的有源区和埋氧层中电场的分布有着很大的差异.而俘获电荷的产生与电场又有着紧密的联系,所以造成了俘获电荷的分布和密度有很大的不同,从而对器件的影响也不同.模拟结果表明,在三种不同的偏置条件下,OFF态（关态）时背沟道附近陷获电荷密度最高,以常数电流法估算出的阈值电压负漂移最大,同时引起了最大的本底静态漏电流.     

部分耗尽型注氟SIMOX器件的电离辐射效应

采用在SIMOX圆片埋氧层中注入氟(F)离子的方法改善SIMOX的抗总剂量辐射能力,通过比较未注F样品和注F样品辐照前后SIMOX器件Ids-Vgs特性和阈值电压,发现F具有抑制辐射感生pMOSFET和nMOSFET阈值电压漂移的能力,并且可以减小nMOSFET中由辐照所产生的漏电流.说明在SOI材料中前后Si/SiO2界面处的F可以减少空穴陷阱密度,有助于提高SIMOX的抗总剂量辐射能力.     

SIMOX埋氧层的总剂量辐射硬度对埋氧层中注氮剂量的敏感性

为了提高SIMOX(separation-by-implanted-oxygen)SOI(silicon-on-insulator)结构中埋氧层(BOX)的总剂量辐射硬度,埋氧层中分别注入了2×1015和3×1015cm-2剂量的氮.实验结果表明,在使用Co-60源对埋氧层进行较低总剂量的辐照时,埋氧层的总剂量辐射硬度对注氮剂量是非常敏感的.尽管埋氧层中注氮剂量的差别很小,但经5×104 rad(Si)剂量的辐照后,注入2×1015cm-2剂量氮的埋氧层表现出了比未注氮埋氧层高得多的辐射硬度,而注入3×1015cm-2剂量氮的埋氧层的辐射硬度却比未注氮埋氧层的辐射硬度还低.然而,随辐照剂量的增加(从5×104到5×105rad(Si)),这种埋氧层的总剂量辐射硬度对注氮剂量的敏感性降低了.采用去掉SOI顶硅层的MOS高频C-V技术来表征埋氧层的总剂量辐射硬度.另外,观察到了MSOS(metal-silicon-BOX-silicon)结构的异常高频C-V曲线,并对其进行了解释.     

改性的薄SOS膜CMOS器件辐射加固特性

利用注硅固相外延的方法对0.2μm SOS薄硅膜材料进行改性,并制作了单管pMOSFET,nMOSFET及54HC04电路．测量了单管的迁移率,并对样品进行了瞬态辐射实验和总剂量辐射实验,发现用改性后的SOS薄硅膜材料制作的电路,不仅具有同标准0.5μm SOS材料制作的电路相当的动态特性,而且具有很好的抗瞬态辐射能力,并且其抗总剂量辐射能力也达到了很高的水平．     

热退火γ-Al2O3/Si异质结构薄膜质量改进

采用高真空MOCVD外延技术,利用TMA(Al(CH3)3)和O2作为反应源,在Si(100)衬底上外延生长γ-Al2O3绝缘膜形成γ-Al2O3/Si异质结构材料.同时,引入外延后退火工艺以便改善γ-Al2O3薄膜的晶体质量及电学性能.测试结果表明,通过在O2常压下的退火工艺可以有效地消除γ-Al2O3外延层的残余热应力及孪晶缺陷,改善外延层的晶体质量,同时可以提高MOS电容的抗击穿能力,降低漏电电流.     

面向未来的IC设计方法

随着集成电路制造业的飞速 发展,传统的设计方法越来越受到严峻的挑战。每年设计技术的进步大约滞后制造技术20%。在器件的特征线宽进入深亚微米以后,这个矛盾显得越发的突出。主要表现在系统的集成度越来越高,使得单个芯片的复杂度成倍提高,随之而来的是设计周期无限期增加,时序的收敛问题更加棘手。从而使得IC的设计不能满足制造的需要。为了弥和这两者之间的鸿沟,一系列崭新的设计方法被提了出来。本文将试图就未来几年中IC设计方法学及其工具的发展中的某些热点问题作一些探讨。IP的引入令传统的自顶向下设计方法受到挑战传统…     

薄二氧化硅MOS电容电离辐射陷阱电荷研究

采用高频 C- V曲线方法 ,研究了 5 0 nm及 15 nm MOS电容电离辐射空穴陷阱及界面态的建立过程 .二种样品电离辐射空穴陷阱电荷密度在 1× 10 3Gy(Si)剂量下近乎相同 ,而在大于 3× 10 3Gy(Si)剂量下 ,5 0 nm MOS电容的电荷密度约为 15 nm MOS电容的 2倍 .利用电离辐射后的隧道退火效应 ,计算出二种样品电离辐射陷阱电荷在Si- Si O2 界面附近分布的距离均约为 4nm .     

高压 Ti/ 6H- SiC肖特基势垒二极管

在 N型 6 H - Si C外延片上 ,通过热蒸发 ,制作 Ti/ 6 H- Si C肖特基势垒二极管 (SBD) .通过化学气相淀积 ,进行同质外延生长 ,详细测量并分析了肖特基二极管的电学特性 ,该肖特基二极管具有较好的整流特性 .反向击穿电压约为 40 0 V,室温下 ,反向电压 VR=2 0 0 V时 ,反向漏电流 JR 低于 1e- 4 A / cm2 .采用 Ne离子注入形成非晶层 ,作为边缘终端 ,二极管的击穿电压增加到约为 80 0 V.