无线传感器网络的动态树型结构

无线传感器网络用于在各种环境中监测信息。在聚簇结构的基础上,文章提出了一种节能的动态树型结构。在动态树型结构中，节点周期轮换当选为首领，网络中的大部分节点只与附近的节点通信，并压缩中转数据，以减少与首领的通信量。节点动态地选择路由，不遵循固定路径传输。仿真结果显示动态树型结构与传统的二层结构相比，可以显著地节约能量，并平衡节点能量消耗。     

无线传感器网络的动态树型结构

无线传感器网络用于在各种环境中监测信息。在聚簇结构的基础上,文章提出了一种节能的动态树型结构。在动态树型结构中，节点周期轮换当选为首领，网络中的大部分节点只与附近的节点通信，并压缩中转数据，以减少与首领的通信量。节点动态地选择路由，不遵循固定路径传输。仿真结果显示动态树型结构与传统的二层结构相比，可以显著地节约能量，并平衡节点能量消耗。     

面向USB PD3.0协议的新型BMC解码电路设计

针对USB PD3.0(Universal Serial Bus Power Delivery)协议中的传统BMC(Biphase Mark Coding)解码所存在的功耗高、面积大、抗干扰性差等缺点,提出了具有自动校正功能的低功耗、面积小、鲁棒性强的新型解码系统。该系统充分利用了FIR(Finite Impulse Response)滤波算法和滑动平均滤波算法的优点,使之更好地服务于该解码系统,此外,该系统还增加了信号监控功能。为验证该系统的可靠性,在Synopsys公司的DC开发平台下,采用Verilog语言描述该系统电路并进行仿真验证。实验结果表明,在同等情况下,该系统与传统解码电路相比,鲁棒性明显增强,同时面积降低了2.19%,功耗降低了2.06%,充分体现低功耗、面积小、抗干扰能力强等优点。该系统为提高USB PD快速充电芯片设计的可靠性、实用性奠定了理论基础,并且提高了USB PD3.0的充电效率。     

无线传感器网络的WPCS覆盖策略

延长无线传感器网络生存时间的有效方法是让冗余节点进入休眠状态.而现有研究多是基于传感器感知模型为圆形的假设前提.该文集中讨论传感器感知模型非圆时,覆盖与连通性之间的联系,并提出适用性更广的WPCS(Well-Proportioned Coverage Strategy)覆盖策略.WPCS覆盖策略以最小化重叠面积为准则,其目的是最大化网络生存时间.仿真实验表明,WPCS性能优于CCP(Coverage Configuration Protocol),且具有一般性,并能很好地减少工作传感器数目,延长网络寿命.     

以双字线双阈值4T SRAM为基础的存内计算设计

为了应对冯·诺依曼计算架构的存储墙,存内计算(CIM)架构将逻辑嵌入到存储器中,在读取数据的同时完成运算,使存储单元具备计算能力并且减少了处理器和存储器之间的数据传输.为实现大容量、低成本存储器设计,提出了一种以双字线双阈值4T SRAM为基础的存储系统,不仅可实现数据的存储与读取,而且还可实现BCAM运算和与、或非、异或等逻辑运算.逻辑运算时,经译码电路任选两行存储数据,位线均预放电至低电平,位线电压通过位线端灵敏放大器与参考电压比较后输出运算结果.BCAM运算时,外部输入数据经译码电路译码后实现对存储单元左右传输管的开、断控制,位线端灵敏放大器经或非门输出匹配结果.在65 nm CMOS工艺下对所提电路进行搭建并仿真.4T存储单元相较于6T存储单元的存储面积减少了25％,双字线4T存储结构相较于单字线4T存储结构在超大规模集成电路(VLSI)应用中读功耗可节省47％左右.BCAM运算时数据匹配最大功耗为909.72 FJ,N列的阵列运算速度在字线电压为600 mV时可达16161.6×N MB/Hz.     

基于FPGA的FIR数字滤波器设计与仿真

采用改进并行分布式算法设计了一种16抽头FIR数字低通滤波器,首先用Matlab工具箱中的FDATool设计滤波器系数,然后使用硬件描述语言Verilog HDL和原理图,实现了子模块和系统模块设计,在Matlab与QuartusII中对系统模块进行联合仿真。仿真结果表明,设计系统性能稳定,滤波效果良好,且实用性较强。     

一种新的无线传感器网络传感器放置模型

传感器放置是传感器网络研究的核心问题之一.本文在Dhillon S.S.的模型化传感器节点、障碍物和优先覆盖方法基础上,提出了一种新的高效覆盖传感器放置模型及整体局部覆盖算法.该模型着重考虑传感器探测范围的局限性,给出传感器探测角度和探测距离模型,修改了现有算法的初始化过程.理论分析和仿真试验充分验证了该模型的可行性和优良的覆盖性能.     

集成电路设计平台构建与实验教学探索

本文基于校园局域网,利用远程登录工具,构建并优化了集成电路设计环境的网络平台,不仅有效缓解了实验室资源不足的问题,实现了资源共享;还进一步完善了集成电路实验教学体系,使学生对集成电路设计有一个全面综合的认识,使其解决具体问题的能力得到提高。     

基于静态随机存取存储器的存内计算研究进展

随着“算力时代”到来,大规模数据需要在存储器和处理器之间往返,然而传统冯·诺依曼架构中计算与存储分离,无法满足频繁访问的需求。存内计算(CIM)技术的诞生突破了冯·诺依曼瓶颈,打破了传统计算架构中的“存储墙”,因此对于“算力时代”具有革命性意义。由于静态随机存取存储器(SRAM)读取数据的速度快且与先进逻辑工艺具有较好的兼容性,因此基于SRAM的存内计算技术受到国内外学者的关注。该文主要概述了基于SRAM的存内计算技术在机器学习、编码、加解密算法等方面的应用;回顾了实现运算功能的各种电路结构,比较了各类以模数转换器(ADC)为核心的量化技术;之后分析了现有存内计算架构面临的挑战并且给出了现有的解决策略,最后从不同方面展望存内计算技术。     

一种优化低电压SRAM灵敏放大器时序的4T双复制位线延迟技术

提出一种减少SRAM存取时间的4T双复制位线延迟技术.该技术主要降低灵敏放大器使能信号的时序变化.该设计通过增加另外一根复制位线并提出一种新的4T复制单元,以优化低电压SRAM灵敏放大器的时序.TSMC 65nm工艺仿真结果表明,在0.6V电源电压下,与传统复制位线设计相比,该技术的灵敏放大器使能信号时序的标准偏差降低30.8%,其读周期减少12.3%.除此之外,由于4T复制单元的MOS管数与传统复制单元相比降低1/3,减小了整体面积开销.