自适应二进制算术编码的动态可重构实现研究

针对H.266/VVC视频编码标准下的上下文自适应二进制算术编码器编码速度慢、资源开销大的问题,面向可重构结构依据算法的内在并行特性优化了编码架构,并基于动态可重构阵列处理器设计实现了CABAC编码器常规编码模式下的并行映射方法,阵列结构能够根据编码输入对优化后的算法进行动态重构,在避免专用硬件编码器较高的资源开销情况下利用软件重构的方法实现熵编码过程,保证编码准确性的同时提高了视频数据流编码效率,为此类运算密集型算法的硬件实现提供了更为灵活高效的参考途径。仿真结果表明,映射实现的编码过程中每个编码周期完成5个二进制序列的编码,平均编码效率达到384.13Mbin/s。基于FPGA的测试结果表明,软件重构方法与专用硬件实现的编码器相比,资源开销降低且编码效率提升5.47%,与同类型可重构视频编码结构相比,编码效率提升7.03%。     

LFEF耐高温玻纤袋除尘器的大型化发展

本文介绍的LFEF玻纤袋除尘器在一台立窑上使用，其技术已经非常成熟。多台机立窑采用一台LFEF玻纤袋除尘器集中除尘，可以说是机立窑玻纤袋除尘技术的一个重大突破，一次飞跃式的发展。文中将以几家水泥企业为例，重点阐述这一技术的使用情况。     

总线LVDS驱动器电路设计

提出了一种用于多点数据传输的BLVDS(Bus low voltage differential signal)驱动器电路设计。设计中将电压模式驱动器电路和双电流源模式驱动器电路相结合实现多点数据传输,既充分利用了LVDS技术高速、低功耗和低噪声的优点,又解决了传统的LVDS驱动器电路只能用于点对点应用,不能用于总线数据传输的问题。仿真结果表明,该BLVDS驱动器电路的传输速率可达100Mbps,电气性能指标符合TIA/EIA-899协议标准的要求。     

基于双环控制的航空静止变流器的建模与仿真

针对航空静止变流器在非线性负载条件下输出电压谐波含量大以及逆变器动态响应过程十分缓慢的问题,采用电容电流内环电压外环的双环控制技术,给出了控制器参数基于极点配置的方法,建立了单相航空静止变流器的数学模型。通过Matlab/Simulink软件平台对模型仿真。结果表明:设计方法能真实反映系统的动、静态性能,同时也验证了采用双环控制技术解决航空静止变流器带非线性负载时输出波形畸变以及动态响应缓慢的问题是行之有效的。     

片上网络IP核流量模型研究与VLSI设计

研究片上网络流量产生与接收模型,提出支持多种流量模型的IP核体系结构。提供微处理器接口,通过配置寄存器参数产生特定流量的数据包,并使用读寄存器得到吞吐量、延时和误码等网络性能指标数据。芯片的设计与实现基于SMIC0.13 μm标准CMOS工艺,工作频率可达到300 MHz,满足不同拓扑结构的片上网络流量产生要求。     

“数字出官与官出数字“导致的数字腐败及其对策

“数字出官与官出数字“本质上是政绩评估者与被评估者之间基于利益得失的考虑而进行的一种博弈过程.数字腐败出现的原因是“数字出官与官出数字“博弈过程中存在制度缺失.因此,要从根本上杜绝数字腐败就必须从政绩评估体制与统计制度改革等方面入手,完善作为“数字出官与官出数字“博弈规则的相关制度.     

考虑辨识结果连续性的Type-Ⅲ型工商业负荷辨识方法

非侵入式负荷监测技术可以引导用户合理安排用电时间,从而减少电量消耗.其中,由于状态的连续可变性,连续变化(Type-Ⅲ)型负荷的辨识一直是非侵入式负荷监测中难以解决的问题之一.针对Type-Ⅲ型负荷的辨识难题,提出了基于深度卷积神经网络(CNN)和隐马尔可夫模型(HMM)的非侵入式负荷辨识算法.首先,根据互信息理论进行负荷特征选择;然后,利用残差神经网络作为深度CNN的基本架构,提取负荷多维特征并实现Type-Ⅲ型负荷的初辨识;最后,为了解决CNN辨识结果中存在的状态断点问题,采用HMM完成负荷辨识结果的连续性优化.在复杂的工商业运行环境中,对具有代表性的Type-Ⅲ型负荷数据进行了算法训练和验证,结果表明所提算法能有效辨识Type-Ⅲ型工商业负荷的运行状态.     

CSCW技术及在军事气象上的应用

一、ＣＳＣＷ的体系结构ＣＳＣＷ系统与一般分布式系统或集成化系统的最大差别在于ＣＳＣＷ是借助计算机节省来支持人与人之间的协同工作,ＣＳＣＷ不仅需要局域网,而且有的还需要广域网,同时需要有高效的通信能力来支持协同工作。从ＣＳＣＷ的实现方法来看,ＣＳＣＷ的体系结构可归结为集中式和分散式两种。在集中式结构中,模块是按客户／服务器（Ｃｌｉｅｎｔ／Ｓｅｒｖｅｒ）模式组织起来的。将协调管理、应用共享、通信接口等模块集中放在服务机上,在用户机上放应用工具、用户界面以及窗口服务等模块。用户机要向服务机请求某种任务…     

可重构阵列处理器光电混合互连原型系统实现

高效视频编码(HEVC)标准在提升编码性能的同时,对系统带宽提出了更高的要求。传统电互连方式存在带宽小和时延大的问题,而光互连的高带宽和低功耗为片上资源数据通信提出了新的解决方案。然而由于工艺水平的限制,集成光器件无法在现场可编程门阵列(FPGA)芯片内部实现。采用片外光器件模拟片上光互连系统可以达到原型验证的目的。文章基于BEE4开发平台在单片上采用电互连方式进行数据通信,在Xilinx V6系列芯片间通过接入4通道小型可插拔+(QSFP+)光模块搭建光通信链路,构建光通信网络,实现了光电混合互连网络原型系统。以分辨率176×144的标准测试序列akiyoqcif176×144.yuv为例进行测试,实验结果表明,以光链路替代片间电通信能够正确实现,且板间传输时间仅为电互连的一半,综合频率为51.327 MHz。     

自适应光电混合互连分流结构建模与性能分析

针对片上光电混合互连网络(hybrid optoelect ronic network-on-chip,HONoC)拥 塞控制与自适应能力差、无法实现光电联合仿真等问题,提出一种适用于可重构阵列处理器 的自适应光电混合互连分流结构,在此结构上设计了自适应分流路由算法与一种低损耗无阻 塞的5端口光路由器,并搭建了基于System verilog与Verilog的光电混合互连功能仿真与 性能统计模型。实验结果表明,在边缘节点阻塞的情况下所设计的路由算法避免拥塞能力平 均提升了17.5%,光路由器所需交叉波导与微环谐振器数量大幅减少,平均光路由器级插入 损耗仅为0.522 dB,所设计的光电混合互连性能统计模型具有支持 设计拓扑、结构和路由策 略等功能,并且可以对资源使用、功耗开销、插入损耗等性能进行统计分析。