排序方式: 共有29条查询结果,搜索用时 0 毫秒
1.
砂岩油藏注水井水驱前缘计算方法研究 总被引:1,自引:0,他引:1
介绍2种确定砂岩油藏注水井水驱前缘位置的方法——试井分析法和贝克莱-列维尔特法.运用这2种方法分别对新疆某砂岩油藏注水实例井进行计算,与现场结果对比发现:贝克莱-列维尔特法计算的结果随注水时间的增加偏差越来越大,在注水早期偏差小,注水中后期偏差相对较大;试井分析法计算的结果偏差小,不受注水时间的影响.贝克莱-列维尔特法较试井分析方法计算简单、使用方便.因此,在注水开发早期,推荐使用贝克莱列维尔特法计算水驱前缘,在注水开发中后期,推荐使用试井分析法计算水驱前缘. 相似文献
2.
3.
4.
5.
This paper presents a novel mixed-voltage I/O buffer without an extra dual-oxide CMOS process.This mixed-voltage I/O buffer with a simplified circuit scheme can overcome the problems of leakage current and gateoxide reliability that the conventional CMOS I/O buffer has.The design is realized in a 0.13-μm CMOS process and the simulation results show a good performance increased by ~34% with respect to the product of power consumption and speed. 相似文献
6.
提出了一种主从式T/H电路,有效解决了折叠ADC预处理器限制输入信号带宽的问题,使预处理电路速度及稳定性得到大幅度改善;同时该T/H结构使用内部差分误差补偿技术,在高采样率情况下保持良好的精度,有效抑制了电荷注入、时钟馈通等问题.在1 .2 μm SPDM标准数字CMOS工艺条件下,实现6 bit CMOS折叠、电流插值A/D转换器.仿真结果:采样频率为2 5 0 Ms/s时,功耗小于30 0 m W,输入信号带宽约80 MHz,输入模拟信号和二进制输出码输出之间延迟为2 .5个时钟周期 相似文献
7.
有效地利用现场可编程门阵列(FPGA)的任务运行空间是提高可重构系统性能的重要因素.针对嵌入式实时任务的运行特性,提出一种带有时间维的三维任务空间的动态定位算法.将时间因素与任务运行空间紧密结合,从而有效降低了任务放置算法的时间复杂度. 相似文献
8.
一种快捕获宽调节范围的锁相环 总被引:2,自引:3,他引:2
提出了一种快捕获,低抖动,宽调节范围的增益自适应锁相环的设计.在这个方案中,采用了双边触发的鉴频鉴相器(dual-edge-triggered phase frequency detector)和自调节压控振荡器(self-regulated voltage controlled oscillator)并进行了详细的分析.芯片的加工工艺是0.5μm 1P3M CMOS标准数字逻辑工艺.测试结果表明输入频率变化在捕获范围的37%时,捕获时间为150ns;输出频率为640MHz时,均方根抖动为39ps. 相似文献
9.
介绍了一种32位对数跳跃加法器结构.该结构采用EL M超前进位加法器代替进位跳跃结构中的组内串行加法器,同EL M相比节约了30 %的硬件开销.面向该算法,重点对关键单元进行了晶体管级的电路设计.其中的进位结合结构利用L ing算法,采用支路线或电路结构对伪进位产生逻辑进行优化;求和逻辑的设计利用传输管结构,用一级逻辑门实现“与-异或”功能;1.0 μm CMOS工艺实现的32位对数跳跃加法器面积为0 .6 2 mm2 ,采用1μm和0 .2 5 μm工艺参数的关键路径延迟分别为6 ns和0 .8ns,在10 0 MHz下功耗分别为2 3和5 .2 m W. 相似文献
10.
介绍了一种32位对数跳跃加法器结构.该结构采用ELM超前进位加法器代替进位跳跃结构中的组内串行加法器,同ELM相比节约了30%的硬件开销.面向该算法,重点对关键单元进行了晶体管级的电路设计.其中的进位结合结构利用Ling算法,采用支路线或电路结构对伪进位产生逻辑进行优化;求和逻辑的设计利用传输管结构,用一级逻辑门实现"与-民或"功能;1.0μm CMOS工世实现的32位对数跳跃加法器面积为0.62mm2,采用1μm和0.25μm 工世参数的关键路径延迟分别为6ns和0.8ns,在100MHz下功耗分别为23和5.2mW. 相似文献