首页 | 本学科首页   官方微博 | 高级检索  
文章检索
  按 检索   检索词:      
出版年份:   被引次数:   他引次数: 提示:输入*表示无穷大
  收费全文   56篇
  免费   5篇
  国内免费   24篇
电工技术   2篇
综合类   3篇
化学工业   7篇
金属工艺   1篇
机械仪表   6篇
建筑科学   4篇
轻工业   11篇
无线电   44篇
一般工业技术   6篇
自动化技术   1篇
  2023年   1篇
  2022年   1篇
  2021年   1篇
  2020年   2篇
  2019年   1篇
  2018年   6篇
  2015年   1篇
  2014年   4篇
  2013年   7篇
  2012年   5篇
  2011年   2篇
  2010年   4篇
  2009年   4篇
  2008年   6篇
  2007年   5篇
  2006年   10篇
  2005年   6篇
  2004年   10篇
  2003年   8篇
  2002年   1篇
排序方式: 共有85条查询结果,搜索用时 0 毫秒
1.
在G.729A运算模块中,闭环基音搜索占据了较大的运算量,该文在分析了算法结构后,改进了自适应码本搜索模型。最后,将优化后的G.729A封装成静态库,加载到iPhone语音通话软件中进行测试。结果显示,该文采用的方法降低了闭环基音搜索的复杂度,改善了编码处理时间。  相似文献   
2.
针对一起10kV母线电压互感器一次熔丝频繁断线事故进行高压试验及计算分析,得出10kV母线电压互感器的铁芯易饱和、发生电压互感器一次熔丝熔断可使系统分次谐振的结论。  相似文献   
3.
采用标准0.25μm CMOS工艺实现了10GHz LC压控振荡器.为了适应高频工作,并实现低相位噪声,该压控振荡器采用了手动优化的带中心抽头的对称电感,将A-MOS变容二极管与无源金属-绝缘层-金属电容串联,并采用了带LC滤波器的尾电流源.测试结果显示,当振荡频率为10.2GHz时,在1MHz频偏处相位噪声为-103.2dBc/Hz,调谐范围为11.5%.供电电压为3.3V时,核心电路功耗为9.0mW.芯片面积为0.67mm×0.58mm.  相似文献   
4.
5.
采用TSMC 1.18 μm标准CMOS工艺实现了一种4:1分频器.测试结果表明,电源电压1.8 V,核心功耗18 mW.该分频器最高工作频率达到16 GHz.当单端输入信号为-10 dBm时,具有5.8 GHz的工作范围.该分频器可以应用于超高速光纤通信以及其它高速数据传输系统.  相似文献   
6.
研究了不同防腐剂对冰蛋黄中分离到的微生物抑制作用和对蛋黄酥月饼的防腐效果。结果表明尼泊金丙酯对冰蛋黄中细菌和霉菌的抑菌作用强于山梨酸钾、脱氢醋酸钠,添加0.5g/kg尼泊金丙酯可使蛋黄酥月饼的保质期达到45d。  相似文献   
7.
将染色体整合型糖多孢红霉菌表达载体pZMW-tsr转入大肠杆菌ET12567(pUZ8002);以其作为供体,采用接合转移的方法将硫链丝菌素抗性基因tsr转入4-羟基环孢茼素A衍生物[γHyMeLeu4]CyA生产菌野野村菌CYA4OH。PCR结果表明,tsr基因已经整合到CYA40H基因组上。研究表明pZMW载体能够在稀有放线菌野野村菌中有效表达外源基因。  相似文献   
8.
研制成功一种应用于甚短距离(VSR)光传输系统的40Gb/s 并行光接收前端放大器芯片.该电路采用12路并行信道结构和0.18μm CMOS工艺,单信道传输速率达到了3.318Gb/s.电路设计采用了RGC结构和噪声优化技术,克服了CMOS光检测器大寄生电容造成的带宽不够的问题.提出了一种同时采用P 保护环(PGR)、N 保护环(NGR)和深N阱(DNW)的并行放大器隔离结构,有效地抑制了并行放大器之间的串扰,减小了放大器之间的衬底耦合噪声.测试表明,所有信道在3.318Gb/s数据速率、2mVpp输入和2pF的寄生电容下均得到了清晰的眼图.芯片采用1.8V电源供电,单路前端放大器的功耗为85mW,12路总功耗约为1W.  相似文献   
9.
通过中试试验装置,结合夏季进水水质及高、中、低负荷3种运行工况对浸没式连续微滤(CMF-S)工艺运行参数进行优化研究。结果表明,CMF-S优化运行可减缓膜污染,提高运行效率,降低运行费用;利用运行数据建立跨膜压差TMP增长数学模型,确定主要影响因素,根据不同的工况条件,调控运行参数,实现微滤系统运行优化。  相似文献   
10.
对于维特比译码器设计与实现时速度的制约问题,通过优化加、比、选各单元模块结构,采用模归一化路径度量值和全并行的ACS结构,简化了ACS硬件实现的复杂度并极大地提高了运算速度,为了提高数据吞吐率,幸存路径存储与回溯单元使用4块SRAM优化数据的存储、回溯和译码。利用TSMC0.18逻辑工艺,实现了一种回溯度为64、3bit软判决的(2,1,7)维特比译码器,在1.98V,125℃操作环境下,使用DesignCompiler逻辑综合后静态时序分析,显示数据最大吞吐率为215Mb/s,Astro自动布局布线后的译码器芯片内核面积为1.56mm2,功耗约为103mW。  相似文献   
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号