一种用于VCO供电的低噪声LDO

设计了一种可用于UHF RFID读写器芯片中VCO供电的低噪声、大带宽(1 MHz)内高PSRR、片外无补偿电容的LDO。根据LDO基本结构对输出噪声进行详细分析;在带隙基准输出端构造一低通滤波器,有效移除了带隙基准对LDO输出噪声的影响;提出用二极管连接的MOS管代替LDO中的分压电阻,使得输出噪声得到进一步优化。电路采用IBM 0.18 μm CMOS工艺进行设计和仿真,在10 kHz频率处,PSRR为－70 dB,输出噪声为21.01 nV·Hz-1/2;在1 MHz频率处,PSRR为－47 dB,输出噪声为6.187 nV·Hz-1/2;在10 MHz频率处,PSRR为－27 dB,输出噪声为6.244 nV·Hz-1/2。     

UHF RFID读写器中低噪声宽带VCO的设计

基于0.18μm CMOS工艺,设计了一款可用于UHF RFID读写器的低相位噪声、宽带的压控振荡器(VCO)。使用全集成、低输出噪声和高电源抑制比(PSRR)的低压差线性稳压器(LDO)为VCO供电;采用4bit电阻偏置型开关电容阵列拓宽了频带,减少了寄生二极管引入的损耗,有效提升了VCO的相位噪声性能。测试结果表明:LDO输出2.5V电压的条件下,整个电路消耗电流为4.8mA时,压控振荡器的输出频率可在3.12GHz至4.21GHz(增幅30.5%)的范围内变化。在载波3.6GHz频偏200kHz和1 MHz时相位噪声分别为:-109.9dBc/Hz和-129dBc/Hz。     

一种高性能宽带直接变频射频前端设计

提出一种宽带(250 MHz~4.7 GHz)无电感BiCMOS射频前端结构,包含低噪声跨导放大器(LNTA)、带电阻无源混频器和跨阻级。低噪声跨导放大器使用了噪声和线性度消除技术,例如输入交叉耦合结构、互补输入和电流复用技术。带电阻无源混频器采用退化电阻来提高线性度。仿真结果表明, 当电源电压为3.3 V时,总电流为9.38 mA, 噪声系数为9.8 dB(SSB),电压转换增益为20 dB,输入3阶交调为+11.8 dBm。     

一种符合多种协议要求的UHF RFID阅读器发射机

采用0.18 μm SiGe BiCMOS工艺,设计了一种符合多种协议要求的UHF RFID阅读器发射机。该电路包含电平移位电路(DCS)、I/Q正交上混频器、全集成功率放大器。通过DCS控制混频器跨导管的偏置,实现SSB-ASK、PR-ASK和DSB-ASK三种调制,并在不同基带信号强度下实现30%~100%可变调制深度的DSB-ASK调制。仿真结果表明,在转换增益为－4 dB时,上混频器的输出1 dB压缩点(OP1dB)为7.11 dBm,工作在AB类的功率放大器的OP1dB为26.64 dBm,发射机输入DSB-ASK信号的trai为25 μs。输出频谱满足三种协议要求。     

应用于毫米波系统的宽调谐范围SCTL-VCO

采用45 nm SOI CMOS工艺,设计了一种应用于毫米波系统的宽调谐范围VCO。采用具有高Q值且长度可灵活设计的开关耦合传输线(SCTL)作为谐振腔电感,通过控制耦合开关改变传输线的等效感值,在保持低相位噪声、不增加功耗和面积的情况下,提高了VCO的调谐范围。后仿真结果表明,不使用耦合开关的TL-VCO的调谐范围为45.6~57.1 GHz(22.4%),SCTL-VCO的调谐范围为42.25~59.92 GHz(34.6%)。相比TL-VCO,SCTL-VCO的调谐范围增大了53.7%。在整个调谐范围内,相位噪声为-112.1~-120.4 dBc/Hz@10 MHz,相应的FOM和FOMT分别为-178.3~-182.6 dBc/Hz和-189.1~-193.4 dBc/Hz,电源电压为0.7 V,VCO核心功耗为8.6~10.8 mW,面积为0.005 4 mm²。     

UHF RFID阅读器中线性化调谐增益压控振荡器设计

基于标准0.18μm RF-CMOS工艺,实现了一个可应用于UHF RFID阅读器的低相位噪声、线性化调谐增益(Kvco)、恒定子带间距的压控振荡器.该振荡器包括开关变容管阵列和开关电容阵列,实现了调谐增益线性化及子带间距恒定化.仿真结果表明,当压控振荡器在1.52GHz至2.16 GHz(35.5％)的频率范围变化时,调谐增益从40 MHz/V变化到51 MHz/V(21.5％),子带间距变化为34 MHz到51 MHz,相位噪声在1.8 GHz时为-133.8 dBc/Hz@1MHz.在低压差线性稳压器(LDO)输出电压为2.5V的条件下,整个电路消耗电流约5.2mA.     

超高频射频识别阅读器的高线性低噪声前端

根据超高频段射频识别的协议要求、结合论文所提出的正交直接变频无线收发机架构,对阅读器接收路径所需的系统噪声系数、输入线性度要求做出分析。给出了同时具有低噪声系数、高线性度特点的三级紧凑式射频前端,该电路能够承受标签背散射机制所引起的大信号带内自阻塞干扰。电路采用IBM 0.18μm CMOS 7RF工艺制作,当从3.3V的电源电压上抽取6.9mA电流时,该射频前端可以获得13dBm的输入线性度与23 dB的最大噪声系数。     

单片UHF RFID阅读器中频率综合器的研究

根据EPC global C1G2射频协议要求以及我国的射频识别协议草案,提出了一种应用于860～960 MHz UHF波段单片射频识别(RFID)阅读器的3阶Ⅱ型电荷泵锁相环(CPPLL)频率综合器,其输入参考频率为250 kHz.电路采用MOSlS IBM 0.18μm RF/MM CMOS工艺,仿真结果表明:锁相环输出频率范围为760 MHz～1.12 GHz,锁相环输出频率为900 MHz时,相位噪声为-113.1 dBc/Hz@250 kHz,-120.4 dBc/Hz@500 kHz.电源电压3.3 V,消耗总电流9.4 mA.     

基于级间电容抵消技术的74~88 GHz高性能CMOS LNA设计北大核心

采用55 nm CMOS工艺,面向毫米波雷达应用,设计了一款74~88 GHz高性能CMOS低噪声放大器(LNA)。该LNA应用共源共栅结构,为了改善噪声系数、提高稳定性增益,采用级间寄生电容抵消的电感反馈共栅短接技术和基于反相双圈耦合的等效跨导增强技术。和传统共栅短接技术相比,级间寄生电容抵消的电感反馈共栅短接技术改善噪声系数1.58 dB,提高稳定性增益7.67 dB。芯片测试结果表明,LNA峰值增益为17.1 dB,最小噪声系数为6.3 dB,3 dB带宽为14 GHz(74.8~88.8 GHz),在78 GHz中心频率处输入1 dB压缩点(IP1dB)为-10.2 dBm,功耗为102 mW。