刮板输送机中部槽磨损行为的现场实测

对中部槽的磨损行为进行了现场实测分析,认为中部槽制造材料对磨损程度的影响效果较为显著,得到了两种型号的刮板输送机中部槽不同位置的磨损情况;并对中部槽局部范围的轮廓进行了扫描,得到了扫描试样的空间特征、形貌分布云图以及参数量化结果,进而对不同工况条件下中部槽磨损的形式与机理进行了详细分析。     

小波图像编码的VLSI实现

设计了一种模块化的二维离散小波变换(2-D DWT)的VLSI结构.该结构可以实时完成小波变换,且很容易扩展.针对零树编码硬件实现方面的不足,利用一种简单的顺序扫描方式和两个标志阵列,设计了一种适合硬件实现的快速零树编码算法(FZIC)和FZIC硬件实现的VLSI结构,编写了2-D DWT和FZIC硬件结构的Veri log HDL模型,并进行了仿真和逻辑综合.结合2-D DWT和FZIC,实现了小波图像编码系统 ,并用ALTERA CPLD成功进行了验证.     

绿色施工技术在民用建筑施工中的应用

随着社会经济的发展与进步,建筑行业异军突起,然而,行业发展所引发的环境污染问题也日益严峻,其与科学发展观的要求背道而驰。为缓解城市环境污染现状,实现对资源的高效利用,应在民用建筑施工中应用绿色施工技术,从而达到绿色、环保、节能的目的,也能提高建筑企业的经济效益与社会效益。基于此,本文针对绿色施工技术在民用建筑施工中的应用展开分析与研究,旨在为后续民用建筑施工提供借鉴。     

JPEG2000中算术编码的VLSI结构设计

算术编码算法对于无损数据压缩是一种非常有效的方法,它已经被JPEG2000标准所采用.通过研究JPEG2000标准中的算术编码算法,设计了一种算术编码器的VLSI结构.该设计用Verilog语言进行了RTL级描述,然后用Modelsira对电路进行了仿真,经Quartus综合以后在FPGA上进行了验证.实验表明,在Ahera的芯片EP2C35F672C8上,该设计最高工作时钟可达63.37 MHz,可以作为IP核应用于JPEG2000图像编码芯片中.     

JPEG2000中位平面编码的VLSI结构设计

位平面编码用于对量化的离散小波变换的码块数据进行编码.通过对位平面编码算法的分析和C语言验证,给出了位平面编码的四种基本编码操作和三个编码通道具体的VLSI结构实现.对位平面编码器的VLSI结构进行了仿真和综合,在图像验证系统上用逻辑分析仪实际测量的结果与仿真结果一致.该位平面编码器可在50 MHz的主频下,完成32×32码块数据的编码.所设计的位平面编码器已经作为单独的IP核应用于目前正在开发的JPEG2000图像编码芯片中.     

一种快速的小波变换图象编码算法

首先分析并指出了对于零数编码来说,小波变换时应当使用原始滤波器系数参与运算,而对滤波器系数进行缩放会影响其编码性能,此外,低通滤波器时延参数对零树编码性能也有重要影响,为了保证小波变换后各小波子带图象之间的自相似性,就必须使低通滤波器的时延为零,在此基础上,针对具有二进系数的双正交小波滤波器,提出了一种适合零树编码的快速小波变换算法,此算法不但以移位代替了乘法运算,而且与使用原始滤波器系数的变换等效,最后,结合快速零树编码算法,实现了一种快速高效的编码系统。     

TA2合金激光熔 α-Ti/TiC+(Ti,W)C1-x/Ti2SC+TiS自润滑耐磨复合涂层

目的提高TA2钛合金的耐磨减摩性能,并研究添加WS_2对激光熔覆Ti/TiC耐磨复合涂层的影响。方法以Ti+TiC和Ti+TiC+WS_2两种复合粉末为预置原料,采用激光熔覆技术在TA2合金表面制备出两类复合涂层,并采用X射线衍射仪(XRD)、扫描电镜(SEM)、能谱仪(EDS)、硬度计和摩擦磨损试验机,系统地分析了添加WS_2前后涂层的物相、组织、显微硬度及摩擦学性能。结果 Ti+TiC复合粉末的激光熔覆涂层的主要物相包含α-Ti和TiC,涂层的显微硬度为1162HV0.5。WS_2添加后,涂层中生成了新增强相(Ti,W)C_(1-x)及自润滑相Ti2SC和少量的TiS,涂层的显微硬度为1052.3HV0.5,约为TA2基体(180HV0.5)的5倍;此外,涂层的磨损率由未添加WS_2时的5.38×10~(-5) mm~3/(N·m)上升到15.98×10-5 mm~3/(N·m),耐磨性能有所下降但仍远低于基体(磨损率为66.63×10~(-5)mm~3/(N·m)),同时摩擦系数显著下降,由之前的0.49下降到0.34;同时,Si_3N_4对磨球磨损表面光滑,没有明显塑性变形,其磨损机理为轻微的塑性变形和粘着磨损。结论添加WS_2的复合涂层相对于基体依然具有良好的耐磨性能,同时由于新生的自润滑相Ti_2SC、TiS的润滑效果,涂层表现出良好的自润滑耐磨性能。     

二维离散小波变换的VLSI实现

小波变换图像编码获得了比传统DCT变换编码更好的图像质量和更高的压缩比,然而,实时二维小波变换需要大量运算,因此,专用小波变换芯片的设计已成为小波图像编码中的关键技术,文章提出了一种高速的二维小波变换的VLSI结构。根据模块化的设计思想,设计出一组二维小波变换的基本模块。通过将这些模块按变换要求适当组装,完成了多级二维小波变换,编写了相应的VerilogHDL模型,并进行了仿真和逻辑综合。     

小波图像编码的VLSI实现

设计了一种模块化的二维离散小波变换(2-D DWT)的VLSI结构.该结构可以实时完成小波变换,且很容易扩展.针对零树编码硬件实现方面的不足,利用一种简单的顺序扫描方式和两个标志阵列,设计了一种适合硬件实现的快速零树编码算法(FZIC)和FZIC硬件实现的VLSI结构,编写了2-D DWT和FZIC硬件结构的Veri log HDL模型,并进行了仿真和逻辑综合.结合2-D DWT和FZIC,实现了小波图像编码系统 ,并用ALTERA CPLD成功进行了验证.     

小波图象编码中的对称边界延拓法

在小波变换图象编码中,由于图象信号是有限长信号,在子速分解过程中信号边界将外延,因此为满足完全重构条件,且不增加信号的样本总数,必须对信号边界进行延拓,该文对小波变换图象编码中的对称周期延拓法进行了论述,并叙述了其原理及实现方法,还讨论了如何根据滤波器长度为奇数或偶数的不同,相应地延拓输入信号,并恰当地截取出所需长度的子带信号,同时,讨论了综合时如何对子带信号进行延拓的问题。