首页 | 本学科首页   官方微博 | 高级检索  
文章检索
  按 检索   检索词:      
出版年份:   被引次数:   他引次数: 提示:输入*表示无穷大
  收费全文   204篇
  免费   23篇
  国内免费   24篇
电工技术   1篇
机械仪表   2篇
无线电   213篇
一般工业技术   3篇
冶金工业   1篇
自动化技术   31篇
  2023年   2篇
  2022年   1篇
  2021年   3篇
  2020年   1篇
  2019年   5篇
  2018年   4篇
  2017年   4篇
  2015年   7篇
  2014年   17篇
  2013年   6篇
  2012年   5篇
  2011年   11篇
  2010年   20篇
  2009年   18篇
  2008年   25篇
  2007年   25篇
  2006年   15篇
  2005年   3篇
  2004年   3篇
  2003年   9篇
  2002年   9篇
  2001年   6篇
  2000年   13篇
  1999年   8篇
  1998年   7篇
  1997年   7篇
  1996年   5篇
  1995年   2篇
  1994年   1篇
  1993年   2篇
  1992年   1篇
  1991年   1篇
  1990年   2篇
  1989年   2篇
  1988年   1篇
排序方式: 共有251条查询结果,搜索用时 15 毫秒
1.
2.
杨亮  于宗光  魏敬和  桂江华  潘邈 《微电子学》2018,48(5):648-651, 656
设计实现了面向多通道阵列信号处理的可重构异构SoC。SoC集成了多通道阵列信号处理需要的多个硬件加速模块,有效提高了多通道阵列信号处理系统的计算能力。通过软件对各个算法模块的输入输出流向进行重构,达到了多通道阵列信号处理算法可重构的目的,扩展了SoC的适用范围。采用55 nm工艺进行设计,版图尺寸为6.2 mm×4.5 mm,规模约为1 000万门。流片后的测试结果验证了多通道阵列信号处理算法的有效性,证明了SoC设计的正确性。  相似文献   
3.
文中对宜普电源转换公司(EPC)Buck转换器EPC9107进行参数测试与分析。测试结果表明,当EPC9107电源模块工作于开关频率1000 kHz、宽幅输入电压12~28 V时,输出电压恒定3.3 V,输出电流约为0~16 A,效率最高约为96.1%,功率密度约为14 W·cm-3,转换时间小于4 ns,具有良好的抗干扰度和瞬态响应,纹波小于20 mV。该模块的整体性能均优于当前硅基DC/DC电源模块。  相似文献   
4.
A low power 10-bit 125-MSPS charge-domain(CD) pipelined analog-to-digital converter(ADC) based on MOS bucket-brigade devices(BBDs) is presented.A PVT insensitive boosted charge transfer(BCT) that is able to reject the charge error induced by PVT variations is proposed.With the proposed BCT,the common mode charge control circuit can be eliminated in the CD pipelined ADC and the system complexity is reduced remarkably.The prototype ADC based on the proposed BCT is realized in a 0.18μm CMOS process,with power consumption of only 27 mW at 1.8-V supply and active die area of 1.04 mm~2.The prototype ADC achieves a spurious free dynamic range(SFDR) of 67.7 dB,a signal-to-noise ratio(SNDR) of 57.3 dB,and an effective number of bits(ENOB) of 9.0 for a 3.79 MHz input at full sampling rate.The measured differential nonlinearity(DNL) and integral nonlinearity (INL) are +0.5/-0.3 LSB and +0.7/-0.55 LSB,respectively.  相似文献   
5.
基于Double RESURF 700VBCD工艺平台,提出了一种夹断电压可调的高压结性场效应管(J-FET)。这种J-FET的夹断是通过栅源反偏引起的N阱(N-well)表面耗尽和衬源反偏引起的底部耗尽共同作用结果,故夹断电压可受J-FET的栅电位调制。同时通过改变高压J-FET的P型埋层(P-buried)掩膜窗口的大小和间距,来改变P-buried和N-well的杂质浓度分布,达到改变J-FET夹断电压的目的。在不增加工艺步骤和改变原有工艺条件的情况下,通过实验得到击穿电压大于700V,夹断电压在8V和17V之间可自由调整的高压J-FET器件。该器件可以作为启动器件和供电模块的线性调整器件使用。由于其夹断电压受P-buried注入版图尺寸的影响,同时受栅电位调制,所以可以满足线路设计者的不同要求。  相似文献   
6.
印琴  于宗光  魏敬和  蔡洁明 《微电子学》2014,(6):785-788, 792
设计实现了一种消息重试灵活的增强型1553B总线控制器。采用不同于传统1553B总线控制器的存储器管理结构,将操作指令以OP码的形式配置在存储器的相应地址中,从而在总线控制器发生消息重试时,使重试的消息能灵活地变动,并且能重试多次。仿真结果表明,该增强型总线控制器使得消息重试更加灵活,有效地提高了消息重试的成功率和数据传输的可靠性。该总线控制器已应用于1553B协议芯片,并经流片验证。  相似文献   
7.
A single-stage flyback driving integrated circuit (IC) for light-emitting diodes (LEDs) is proposed. With an average primary-side current estimation and negative feedback networks, the driver operates in the boundary conduction mode (BCM), while the output current can be derived and regulated precisely. By means of a simple external resistor divider, a compensation voltage is produced on the ISEN pin during the turn-on period of the primary MOSFET to improve the line regulation performance. On the other hand, since the delay time between the time that the secondary diode current reaches zero and the turn-on time of the MOSFET can be automatically adjusted, the MOSFET can always turn on at the valley voltage even if the inductance of the primary winding varies with the output power, resulting in quasi-resonant switching for different primary inductances. The driving IC is fabricated in a Dongbu HiTek's 0.35μm bipolar-CMOS-DMOS process. An 18 W LED driver is finally built and tested. Results show that the driver has an average efficiency larger than 86%, a power factor larger than 0.97, and works under the universal input voltage (85-265 V) with the LED current variation within ±0.5%.  相似文献   
8.
9.
杨兵  罗静  于宗光 《电子器件》2012,35(3):258-262
深亚微米CMOS电路具有器件特征尺寸小、复杂度高、面积大、数模混合等特点,电路全芯片ESD设计已经成为设计师面临的一个新的挑战。多电源CMOS电路全芯片ESD技术研究依据工艺、器件、电路三个层次进行,对芯片ESD设计关键点进行详细分析,制定了全芯片ESD设计方案与系统架构,该方案采用SMIC0.35μm 2P4M Polycide混合信号CMOS工艺流片验证,结果为电路HBM ESD等级达到4 500 V,表明该全芯片ESD方案具有良好的ESD防护能力。  相似文献   
10.
刘战  顾晓峰  于宗光  胡西多 《硅谷》2011,(12):175-176,164
介绍一种基于全球定位系统(GPS)和电子地图(GIS)的车辆路径诱导系统混合差值算法,实验结果显示,相比常用的Dijkstra's算法,混合差值算法在布线时间上减少60%。  相似文献   
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号