用于LTE的宽带有源RC低通滤波器设计

本文介绍了一种高线性带宽可配置(10/50MHz)的低通滤波器。该滤波器为六阶切比雪夫-Ⅰ有源RC结构。采用了一种新型的运算放大器补偿技术,使得滤波器在合理的功耗和较高截止频率(50MHz)下仍有很好的邻带抑制特性。采用0.18um CMOS工艺流片验证,测试结果表明：在10MHz截止频率下,12.5MHz处邻带抑制15.3dB;在50MHz截止频率下,60MHz处邻带抑制8.3dB,3倍频带外抑制大于60dB,带内纹波小于1dB。     

基于软件无线电的通信信号测试平台设计与实现

软件无线电所具有的灵活性、开放性等特点,使其在军民无线通信领域获得了广泛应用。以微电子技术和计算机技术为基础,利用计算机、MATLAB、FPGA和ADI公司的AD9364射频捷变收发器,设计了一种适合测试WCDMA、TD_SCDMA、GSM、LTE等通信系统的信号测试平台,该测试平台能生成任意数字化正弦波,实时检测通信信号的相关信息以及调整射频链路参数。实验结果表明,该设计符合软件无线电的设计思想,具有较强的通用性、可移植性和软硬件均可重构能力。     

A 10-bit 50-MS/s subsampling pipelined ADC based on SMDAC and opamp sharing

This paper describes a 10-bit,50-MS/s pipelined A/D converter(ADC) with proposed area- and power-efficient architecture.The conventional dedicated sample-hold-amplifier(SHA) is eliminated and the matching requirement between the first multiplying digital-to-analog converter(MDAC) and sub-ADC is also avoided by using the SHA merged with the first MDAC(SMDAC) architecture,which features low power and stabilization.Further reduction of power and area is achieved by sharing an opamp between two successive pi...     

基于功耗优化的流水线ADC研制

提出了一种使流水线模数转换器功耗最优的系统划分方法。采用Matlab进行模拟,以信噪比(SNR)为约束,得出一定精度条件下,流水线ADC各子级分辨率和各级采样电容缩减因子的不同选取组合;又以功耗为约束,从以上多种组合中找到满足最低功耗的流水线ADC结构划分方法。基于以上分析,在SMIC 0.35μm工艺条件下,设计了一个10 bit、采样率20 MS/s的流水线ADC,并流片验证。2.1 MHz输入频率下测试,SFDR=73 dB、ENOB=9.18 bit,模拟部分核心功耗102.3 mW。     

10bit 20MS/s流水线模数转换器设计

设计了一个20MHz采样率,10bit精度流水线模数转换器。采用新颖的栅压自举开关,使电路在输入信号频率很高时仍具有良好的动态性能;用MATLAB仿真增益增强型运算放大器在不同反馈因子下闭环零、极点特性,提出了使大信号建立时间最短的主运放、辅助运放单位增益带宽和相位裕度范围。采用SMIC0.35μm2P4M工艺流片验证,20MHz采样率,2.1MHz输入信号下,SFDR=73dBc,ENOB=9.18bit。     

基于无采样保持和运放共享的10-bit 50-MS/s亚采样流水线模数转换器

摘要：本文采用提出的面积和功耗优化结构，设计了一个10-bit 50-MS/s的流水线模数转换器。本设计将采样保持和第一级转换电路融合为一个模块，既省去了前端采样保持电路，又避免了第一级中余差放大电路和子模数转换器延时路径需要匹配的问题，该模块具有功耗低稳定性高的特点。为了进一步降低面积和功耗，相邻两级间采用运放共享结构，该结构具有运放失调电压和级间串扰影响小的特点。该10-bit模数转换器的实现仅采用了四个运放。测试结果表明，当采样率为50MHz、输入为奈奎斯特频率时，获得52.67dB SFDR和59.44dB SNDR。当输入频率上升到两倍奈奎斯特频率时，该模数转换器仍然保持了稳定的动态性能。本设计采用0.35μm CMOS工艺实现，芯片有效面积仅为1.81mm2，50MHz采样率3.3V供电时功耗为133mW。     

用于带数字校正12位40MS／s流水线ADC的MDAC电路及数模接口

设计了一个用于40 MHz采样率,12位精度流水线A/D转换器第一级的MDAC电路.该电路采用高增益带宽积的增益自举放大器,在3.5 pF负载电容下,可以在8 ns内稳定在最终值的0.01%;设计了低失调、低回踢噪声比较器.蒙特卡罗分析表明,失调电压小于7 mV.电路采用SMIC 0.35 μm/3.3 V CMOS工艺,用于一个带数字校正的流水线A/D转换器.在MDAC中加入一个D/A接口电路,可以在不引入过多模拟电路的前提下,配合数字校正部分完成其校正功能.     

高速高精度流水线ADC的快速仿真方法研究

设计了一种可以与晶体管跨导运算放大器特性高度比拟的运放宏模型.用该宏模型替换采样/保持电路和MDAC模块中的晶体管级放大器电路,进行FFT分析;在仿真结果相差3.2%的情况下,仿真时间为原来的1.7%,大大缩短了流水线ADC的验证周期.在该方法的指导下,设计了一个10位20 MS/s 流水线A/D转换器.在2.3 MHz输入信号下测试,该A/D转换器的ENOB为8.7位,SFDR为73 dBc;当输入信号接近奈奎斯特频率时,ENOB为8.1位.     

带有DCOC的超低功耗可调谐低通滤波器

应用于零中频接收机,设计了一种具有4阶跳蛙结构且能有效消除直流失调的有源RC低通滤波器。该滤波器的4个可调带宽分别是180,360,720,1 400 kHz,通带增益范围为0~72 dB,能够实现多模移动通信的信道选择以及抵抗邻频干扰;在带宽为180 kHz时,功耗仅为350 μW;当增益为0 dB时,该电路的直流失调抑制值为-128 dB,IIP3可达30 dBm,实现了信号的线性传输。该电路采用TSMC 0.18 μm CMOS工艺实现。     

一种用于音频信号的Sigma-Delta A/D转换器设计

基于SMIC 180 nm混合信号CMOS工艺,实现了一种应用于音频信号的16 bit四阶级联Sigma-Delta ADC.其过采样率为64,信号带宽为20 kHz.数字滤波器采用CIC抽取滤波器、CIC补偿滤波器及半带滤波器级联实现,其通带纹波小于0.01 dB,阻带衰减达到-100 dB.在1.8V电源电压下,该ADC整体功耗约为2.34 mW.信噪失真比可达95.9 dB.