CMOS电路中抗Latch-up的保护环结构研究

闩锁是CMOS集成电路中的一种寄生效应,这种PNPN结构一旦被触发,从电源到地会产生大电流,导致整个芯片的失效。针对芯片在实际测试中发现的闩锁问题,介绍了闩锁的测试方法,并且利用软件Tsuprem4和Medici模拟整个失效过程,在对2类保护环(多子环/少子环)作用的分析,以及各种保护结构的模拟基础之上,通过对比触发电压和电流,得到一种最优的抗Latch up版图设计方法,通过进一步的流片、测试,解决了芯片中的闩锁失效问题,验证了这种结构的有效性。     

一种多路输出及读出顺序可控电路的实现

主要研究了一种多路输出及读出顺序可控电路的实现方法.该电路除实现单路传输外,在支持并行传输的情况下可以实现两路和四路同时传输,且读出顺序可控.该电路经仿真表明具有完整的功能,并在CSMC0.5 μm的工艺下得到实现,目前用于一款红外焦平面读出电路中.该电路提高了数据传输速率,在大规模数据阵列的情况下作用尤为明显,同时其读出顺序可控的功能满足了多种工作的要求.     

一种应用于硅基OLED微显示驱动芯片的负压DC-DC变换器的设计

设计了一款应用于硅基OLED微显示驱动芯片的Cuk型DC-DC变换器,用于给硅基OLED的公共阴极提供负电压,输出电压范围为0~-4V,可以实现动态可调。Cuk变换器采用单周期和III型补偿的混合控制方式,使电路获得了良好的抗输入扰动性和负载调整率。该变换器使用0.35μm CMOS工艺模型进行设计,工作在2 MHz开关频率。仿真结果显示,在150mA负载跳变时,瞬态恢复时间为24μs,过冲电压为33.47 mV,同时负载调整率为0.003 mV/mA,输出电压的纹波小于5mV。     

一种用于单相Boost型PFC中的数字预测算法

本文提出了用于数字控制PFC中的一种新颖的数字控制算法,称为预测算法。它可以得到较高的PF值,并且随着输入电压或者负载电流的变化有近似最快的动态响应。对于一个确定的系统,预测算法根据系统当前的状态参数,可以估算出输出电压和电感电流在下一个开关周期的变化趋势,并且得到一组完美跟踪输入电压轨迹最优的控制序列。在多种仿真条件下的仿真结果证实了预测算法的有效性。当输入电压从90V到265V,负载电流从20%~100%范围变化时,PF值都大于0.998。启动时间和恢复时间分别约为0.1s和0.02s,且无超调。实验结果也验证了设计的有效性。     

多功能红外焦平面读出电路设计

主/被动成像系统具备多种成像模式,集成度高、成本低、系统运行效率高,应用前景良好。设计了一种64×64规模的多功能红外焦平面阵列读出电路,在30 μm像元中心距的限制下实现了日光标准成像、微光成像、异步激光脉冲检测和二维激光测距四种成像功能。基于TSMC 0.35 μm工艺,完成了多功能读出电路的芯片设计与流片验证。电路复用设计和像素共享架构显著降低了版图面积。CTIA的T型开关有效减小漏电流,改善了红外被动成像电路的动态范围,高增益模式下动态范围达60 dB,低增益模式下动态范围达68 dB。并且满阱电荷容量分别为203 ke?和1.63 Me?。三级push-pull运放和MOS反馈电阻使RTIA兼具高增益和小尺寸。芯片测试结果表明,电路具备主/被动成像功能,性能良好,可应用于红外焦平面激光雷达成像系统。     

SPAD阵列读出电路关键技术与发展趋势(特邀)

首先针对SPAD阵列读出电路的特点,将电路主要分成接口电路与信号处理电路两大部分,其次根据单光子雪崩光电探测器的阵列的不同应用场景,阐述了集成读出电路中核心电路模块设计的关键技术。分别从SPAD的接口电路设计、两种典型应用成像模式(光子计时、光子计数)中核心电路的设计方面,详细分析此类电路的关键技术以及国内外研究团队在此类电路的研究进展与存在的问题。最后根据目前国内外研究的进展情况,分析了SPAD阵列集成读出电路的发展趋势以及各类电路存在的设计重点与难点,为SPAD阵列读出电路的设计提供一些参考。     

500 V体硅N-LDMOS器件研究

借助Tsuprem-4和Medici软件详细讨论分析了高压N-LDMOS器件的衬底浓度、漂移区注入剂量、金属场极板长度等参数与击穿电压之间的关系,通过对各参数的模拟设计,最终得到兼容体硅标准低压CMOS工艺的500V体硅N-LDMOS的最佳结构、工艺参数,通过I-V特性曲线可知该高压N-LDMOS器件的关态和开态击穿电压都达到500V以上,开启电压为1.5V,而且制备工艺简单,可以很好地应用于各种高压功率集成芯片。     

500 V体硅N-LDMOS器件的研究

借助半导体工艺模拟软件Tsuprem4和Medici,对耐压500 V的体硅N-LDMOS器件进行详细模拟.在模拟过程中,综合考虑了内场限环和场极板技术来弱化表面栅场板边缘和漏端的峰值电场,分析了场限环的长度,注入剂量等参数对耐压的影响.优化后该器件表面电场分布良好,通过Ⅰ-Ⅴ曲线可知,关态和开态耐压均超过500 V,开启电压在1.65 V左右,可以很好应用于各种高压功率集成芯片,具有很好的发展前景.     

一种新型偏置栅MOS 管漂移区表面电压 和电场的分析模型

本文提出了偏置栅MOS管漂移区离子注入剂量对表面电压和PN结边界电场两者关系的一种新的分析模型，借助数学推导得到该模型的计算方程，通过仿真曲线图能清楚地看到它们之间的变化关系，同时说明提高偏置栅MOS管击穿电压的方法。     

CMOS集成电路中电源和地之间的ESD保护电路设计

讨论了3种常用的CMOS集成电路电源和地之间的ESD保护电路,分别介绍了它们的电路结构以及设计考虑,并用Hspice对其中利用晶体管延时的电源和地的保护电路在ESD脉冲和正常工作两种情况下的工作进行了模拟验证。结论证明：在ESD脉冲下,该保护电路的导通时间为380ns;在正常工作时。该保护电路不会导通．因此这种利用晶体管延时的保护电路完全可以作为CMOS集成电路电源和地之间的ESD保护电路。