德泽水库大坝基础地质缺陷处理

德泽水库是牛栏江滇池补水的水源工程，其水库大坝为混凝土面板堆石坝，坝高142.4 m，大坝基础地质条件复杂。为妥善处理开挖揭露出的地质缺陷，采取开挖、置换、封堵、回填、补坡、削坡、垫层料过渡等多种基础处理措施，使大坝基础能满足设计要求。大坝建成16个月后的监测数据显示，坝体沉降平稳，沉降量处在正常范围，表明基础处理措施效果显著。     

钟控准静态能量回收逻辑电路

钟控准静态能量回收逻辑 (clocked quasi- static energy recovery logic,CQSERL)只在输入信号导致输出状态发生变化的情况下才对电路节点充电 (或者回收 ) ,不需要在每个功率时钟周期循环充电和回收操作 ;CQSERL是单端输入输出逻辑 ,减小了电路实现代价 .设计了 4位 QSERL 串行进位加法器 (RCA)电路 ,和相应的 CMOS电路进行了功耗比较 .功率时钟为 10 MHz时 ,CQSERL 电路功耗是对应 CMOS电路的 35 % .流片实现了一个简单结构的正弦功率时钟产生电路 ,功率时钟的频率和相位与外接系统时钟相同     

用模拟退火算法实现集成电路热布局优化

介绍了一种综合考虑集成电路电学性能指标以及热效应影响的布局优化方法 .在保证传统设计目标 (如芯片面积、连线长度、延迟等 )不被恶化的基础上 ,通过降低或消除芯片上的热点来优化集成电路芯片的温度分布情况 ,进而优化整个电路性能 .并将改进的模拟退火算法应用于集成电路的热布局优化 ,模拟结果表明该方法与传统布局方法相比在保持了较好的延迟与连线长度等设计目标的同时 ,很好地改善了芯片表面的热分配情况     

用于能量回收逻辑的正弦功率时钟电路

分析了功率时钟对电容负载充电与回收的物理过程，研完了正弦功率时钟产生电路的基本结构，考虑了功率时钟的频率与相位的稳定性。在此基础上，提出了稳定功率时钟频率与相位的功率时钟产生电路，即接入外部参考时钟，使振荡电路与参考时钟同步。用0．8μm DPDM CMOS工艺实现了一个简化的两相正弦功率时钟产生电路，通过物理测试，验证了电路的工作原理。     

流水线阵列乘法器的功耗分析和优化

针对流水线结构阵列乘法器，分别采用寄存器翻转统计和门级翻转率统计的方法进行了功耗分析，创新地提出了一种通过增加判断逻辑进行数据预分流以实现功耗优化的方法。实验结果证明，这种优化方法能够带来明显的功耗节省。类似方法也可普遍用于逻辑行为对称但实现结构不对称的数据通路单元的低功耗设计实现中。     

多回路氙灯泵浦能量一致性仿真分析

针对高功率固体激光器中由于多回路氙灯泵浦能量不一致导致激光光束间能量差异的问题,此处从泵浦电源和氙灯负载两个方面进行了仿真分析.分析表明,泵浦电源中调波元件参数、排布方式及氙灯充气气压对泵浦能量一致性起主要作用,通过仿真计算了20路氤灯负载情况下,不同上述参数对泵浦能量一致性的影响程度.计算表明,20路调波元件电感参数的偏差控制在±3％的范围内,泵浦能量的不一致性为1.1％;氙灯充气气压误差控制在±3％的范围内,泵浦能量不一致性为0.6％;调波元件单圆周排布相对双圆周排布方式磁场分布更均匀,有利于泵浦能量一致性.     

用模拟退火算法实现集成电路热布局优化

介绍了一种综合考虑集成电路电学性能指标以及热效应影响的布局优化方法.在保证传统设计目标(如芯片面积、连线长度、延迟等)不被恶化的基础上,通过降低或消除芯片上的热点来优化集成电路芯片的温度分布情况,进而优化整个电路性能.并将改进的模拟退火算法应用于集成电路的热布局优化,模拟结果表明该方法与传统布局方法相比在保持了较好的延迟与连线长度等设计目标的同时,很好地改善了芯片表面的热分配情况.     

钟控准静态能量回收逻辑电路

钟控准静态能量回收逻辑(clocked quasi-static energy recovery logic,CQSERL)只在输入信号导致输出状态发生变化的情况下才对电路节点充电(或者回收),不需要在每个功率时钟周期循环充电和回收操作;CQSERL是单端输入输出逻辑,减小了电路实现代价.设计了4位QSERL串行进位加法器(RCA)电路,和相应的CMOS电路进行了功耗比较.功率时钟为10MHz时,CQSERL电路功耗是对应CMOS电路的35%.流片实现了一个简单结构的正弦功率时钟产生电路,功率时钟的频率和相位与外接系统时钟相同.     

满堂支架法现浇U型薄壁渡槽施工技术

U型现浇渡槽槽身预应力钢筋混凝土薄壁结构的施工是槽渠建筑物施工的难点。本文重点介绍了普沙渡槽U型薄壁槽身现浇混凝土的施工,以及预应力施工技术,较系统地反映了普沙渡槽满堂支架法现浇混凝土施工技术的实际应用情况,为今后同类工程施工提供了参考借鉴。     

一种改进的能量回收逻辑电路

文本分析了能量回收电路的功耗组成，指出非绝热损失是能量回收电路的主要功耗能量来源，提出了一种改进的能量回收逻辑电路IERL。IERL电路增加了额外的回收路径，能够显著降低电路的非绝热损失，HSPICE模拟结果表明，IERL电路具有很好的低功耗性能。同时，给出了IERL电路的复杂逻辑门设计与级联方式，用0．8μm DPDM工艺实现了2位IERL全加器电路和两相正弦功率时钟电路。