一个新的pMOSFET栅电流退化模型

研究了最大栅电流应力(即pMOSFET最坏退化情况)下pMOSFET栅电流的退化特性.实验发现,在最大栅电流应力下,pMOSFET栅电流随应力时间会发生很大下降,而且在应力初期和应力末期栅电流的下降规律均会偏离公认的指数规律.给出了所有这些现象的详细物理解释,并在此基础上提出了一种新的用于pMOSFET寿命评估的栅电流退化模型.     

PMOSFET's热载流子退化模拟及寿命评估的统一模型

对PMOSFET's几种典型器件参数随应力时间的退化规律进行了深入研究,给出了一个新的器件退化监控量,并建立了不同器件参数退化的统一模型.模拟结果和测量结果的比较表明,新的退化模型具有较高的准确性和较宽的适用范围.新的退化模型不但可以用于器件参数退化量的模拟,也可以用于器件寿命评估.     

PMOSFET''s热载流子退化模拟及寿命评估的统一模型

对 PMOSFET's几种典型器件参数随应力时间的退化规律进行了深入研究 ,给出了一个新的器件退化监控量 ,并建立了不同器件参数退化的统一模型 .模拟结果和测量结果的比较表明 ,新的退化模型具有较高的准确性和较宽的适用范围 .新的退化模型不但可以用于器件参数退化量的模拟 ,也可以用于器件寿命评估     

CMOS工艺中GG-NMOS结构ESD保护电路设计

采用GG-NMOS结构的ESD保护电路的工作原理和对其进行的ESD实验,提出了一种保护电路的栅耦合技术方案,并达到了预期效果.通过实验可以看出其性能达到了人体放电模式的2级标准.在模拟的基础上可确定损伤的机理和位置,从而给出了由ESD导致的栅氧化层损伤的微观机制.     

等离子体工艺引起的MOSFET栅氧化层损伤

在深亚微米 MOS集成电路制造中 ,等离子体工艺已经成为主流工艺。而等离子体工艺引起的栅氧化层损伤也已经成为限制 MOS器件成品率和长期可靠性的一个重要因素。文中主要讨论了等离子体工艺引起的充电损伤、边缘损伤和表面不平坦引起的电子遮蔽效应的主要机理 ,并在此基础上讨论了减小等离子体损伤的有效方法。     

深亚微米nMOSFET器件的总剂量电离辐射效应

选取了采用0.25μm工艺的两组器件进行研究.通过对这两种器件关态泄漏电流、跨导和栅电流等电学参数进行分析,得出当器件发展到深亚微米阶段时,影响其辐射效应的主要原因是场氧化层中的陷阱电荷.并对相关机理进行了分析和仿真验证.     

一种改进的片内ESD保护电路仿真设计方法

对现有的片内ESD保护电路仿真设计方法进行了改进,使之适用于深亚微米工艺.文中设计了新的激励电路以简化仿真电路模型;增加了栅氧化层击穿这一失效判据;使用能量平衡方程描述深亚微米MOSFET的非本地输运,并对碰撞离化模型进行了修正;使用蒙特卡罗仿真得到新的电子能量驰豫时间随电子能量变化的经验模型.最后使用文中改进的仿真设计方法对一个ESD保护电路进行了设计和验证,测试结果符合设计要求.     

Snapback应力对90nm nMOSFET栅氧化层完整性的影响

基于测试对snapback应力引起的栅氧化层损伤特性和损伤位置进行了研究.研究发现应力期间产生的损伤引起器件特性随应力时间以近似幂指数的关系退化.应力产生的氧化层陷阱将会引起应力引起的泄漏电流增加,击穿电荷减少,也会造成关态漏泄漏电流的退化.栅氧化层损伤不仅在漏区一侧产生,而且也会在源区一侧产生.热空穴产生的三代电子在指向衬底的电场作用下向Si-SiO2界面移动,这解释了源区一侧栅氧化层损伤的产生原因.     

衬底表面处理对原子层沉积方式生长铂金薄膜的影响

在这篇文章中,我们利用原子层沉积(ALD)的方式在硅衬底上生长铂金(反应源是(CH₃C₅H₄Pt(CH₃)₃)和氧气)。将经过氢氟酸处理和氧气处理的两种类型硅衬底进行生长对比实验来探究衬底表面处理对原子层沉积方式生长铂金薄膜的影响。相对于经氧化处理的硅衬底来说,在氢氟酸处理的硅衬底上淀积铂金薄膜有较长的滞后时间且生长过程不同。此外,即使在原子层沉积铂金薄膜实验之前利用氢氟酸处理硅衬底以去除天然氧化层,淀积实验完成后在铂金和硅衬底界面处仍有一层中间氧化层。文章解释了导致这种差异性的原因。     

一个新的pMOSFET栅电流退化模型

研究了最大栅电流应力 (即 p MOSFET最坏退化情况 )下 p MOSFET栅电流的退化特性 .实验发现 ,在最大栅电流应力下 ,p MOSFET栅电流随应力时间会发生很大下降 ,而且在应力初期和应力末期栅电流的下降规律均会偏离公认的指数规律 .给出了所有这些现象的详细物理解释 ,并在此基础上提出了一种新的用于 p MOSFET寿命评估的栅电流退化模型