一种全对称高分辨精度的多端电流型MAX门和MIN门电路

采用Ｐ阱ＣＭＯＳ工艺制作了一种全对称、电流型的多端ＭＡＸ门和ＭＩＮ门电路．实验结果表明，ＭＡＸ门的输出相对最大输入电流的偏差较小，最大偏差为５μＡ；ＭＩＮ门的输出相对最小输入电流的偏差略大于ＭＡＸ门，最大偏差约为１３μＡ．但ＭＡＸ门和ＭＩＮ门都有较高的分辨精度，都在５μＡ以内．因此，这种多端的电流型ＭＡＸ（ＭＩＮ）门电路特别适合于在模糊逻辑系统中应用．提出并制作了一种结构简单、效果很好的非线性Ｉ－Ｖ转换电路，可用于将以电流值方式表示的最大输出信号转变为以数字电平表示．     

优化传输栅下电势分布改善四管像素的电荷转移效率

提出了一种通过优化传输栅下沿电荷转移路径的电势分布来提高电荷转移效率的方法。通过使用非均匀掺杂传输管沟道,形成了传输管沟道内部的电势分布梯度。通过对R1区与传输栅的交叠长度,R1区的掺杂剂量,防穿通注入（APT）与传输栅交叠长度的调整,减小了传输管沟道与箝位光电二极管（PPD）连接区域的电子势垒与电子势阱,增强了二者的电势连接。仿真结果显示,剩余电荷占总电荷的比例由1/104减小至1/107,转移时间由500 ns缩短为110 ns。这意味电荷转移效率得到了提高。     

CMOS有源像素传感器特性分析与优化设计

设计了一个三管有源像素和其用开关电容放大器实现的双采样读出电路.该电路被嵌入一64×64像素阵列CMOS图像传感器,在Chartered公司0.35μm工艺线上成功流片.在8μm×8μm像素尺寸下实现了57%的填充因子.测得可见光响应灵敏度为0.8V/(lux·s),动态范围为50dB.理论分析和实验结果表明随着工艺尺寸缩小,像素尺寸减小会使光响应灵敏度降低.在深亚微米工艺条件下,较深的n阱/p衬底结光电二极管可以提供合理的填充因子和光响应灵敏度.     

一种高摆幅软启动线性稳压源设计

基于0.5μm工艺设计一种带软启动电路大摆幅输入电压的线性稳压源(LDO),为解决高电压输入时LDO输出节点的瞬态过冲电流问题,设计一种在缓冲器的输出端加入MOS开关的软启动方案,提高电路的安全可靠性。通过仿真分析,结果表明该电路在输入电压10~40 V变化,其线性调整度为7.5 m V@30 V,输出5 V稳定电压,负载电流范围0~10 m A,输出电流1~10 m A,瞬态变化时负载调整度为12 m V@9 m A。电源电压上电时间为1 ms时,LDO的输出过充电流不超过6 m A。     

用于电池管理系统的Sigma-Delta ADC模型优化设计及研究

针对用于电池管理系统中数模转换器的高精度要求以及Sigma-Delta ADC的适用特点,提出了一种加入零点优化的单环三阶前馈调制器结构以及适用于本系统的低功耗数字滤波器模型,通过噪声传输函数设计三准则和信号频谱分析给出具体设计及仿真参数,经验证该模型达到系统所需16位有效分辨率要求且易于电路实现。     

像素内两次曝光组合的宽动态范围CMOS图像传感器

提出了一种基于五管有源像素的宽动态范围CMOS图像传感器（CIS）,在像素内部的浮动节点处进行长曝光时间信号和短曝光时间信号的组合。通过优化像素操作,光电响应曲线得到了压缩,获得了宽动态范围图像。设计的CMOS图像传感器采用0.18μm CIS工艺进行了流片,测试结果表明在两次曝光时间分别为2.4ms和70ns,30帧每秒的帧频条件下,传感器的动态范围达到80dB,满足安防监视系统的应用需求。     

基于多次N型离子注入对4T像素光吸收效率及电荷转移的优化

为了提高像素的光吸收效率,优化电荷的转移,提出了多次N型离子注入的方法形成PPD的N埋层。通过不同能量的N型离子注入拓展了N埋层的吸收深度从而提高了光的吸收效率;通过在N埋层形成横向的非均匀掺杂分布,减小了电荷转移的势垒,优化了电荷的转移。仿真结果表明,经过改进后长波长光的吸收效率可以提高约10％,电荷转移后残留的电子浓度大约可以减小两个数量级。     

采用多核处理器进行可重构并行仿真的方法

文中对多传感器视觉信息处理算法进行分析,根据可重构处理器的并行计算参数模型提出了一种并行计算仿真的方法。多核处理器环境中,每个线程在独立的核上运行,线程间具有并发性。利用并发的线程模拟可重构阵列单元（PE）的运算方式,调用OpenMP设置多个线程并行执行,在多核计算机平台上模拟可重构处理器的计算过程。利用此方法能在没有具体的PE连接方案前,通过使用计算核模拟PE单元,将算法映射到多核处理器环境中。通过分析算法在多核计算机上的并发执行效率,来优化视觉信息算法在可重构阵列上的映射方案。     

四管CMOS图像传感器中像素图像拖影的二维仿真与优化

Pixel image lag in a 4-T CMOS image sensor is analyzed and simulated in a two-dimensional model. Strategies of reducing image lag are discussed from transfer gate channel threshold voltage doping adjustment, PPD N-type doping dose/implant tilt adjustment and transfer gate operation voltage adjustment for signal electron transfer. With the computer analysis tool ISE-TCAD, simulation results show that minimum image lag can be obtained at a pinned photodiode n-type doping dose of 7.0 × 10¹² cm^–2, an implant tilt of –2^o, a transfer gate channel doping dose of 3.0 × 10¹² cm^-2 and an operation voltage of 3.4 V. The conclusions of this theoretical analysis can be a guideline for pixel design to improve the performance of 4-T CMOS image sensors.     

CMOS有源像素传感器特性分析与优化设计

设计了一个三管有源像素和其用开关电容放大器实现的双采样读出电路.该电路被嵌入一64×64像素阵列CMOS图像传感器,在Chartered公司0.35μm工艺线上成功流片.在8μm×8μm像素尺寸下实现了57%的填充因子.测得可见光响应灵敏度为0.8V/(lux·s),动态范围为50dB.理论分析和实验结果表明随着工艺尺寸缩小,像素尺寸减小会使光响应灵敏度降低.在深亚微米工艺条件下,较深的n阱/p衬底结光电二极管可以提供合理的填充因子和光响应灵敏度.