一种低压CMOS亚阈型PTAT基准源

设计了一款工作在低电源电压且与绝对温度成正比(PTAT)的基准电路;采用衬底偏置技术、电阻分压作为PMOS放大器的输入和用工作在亚阈值区的NMOS管代替衬底PNP管三种方法,使得该电路可以在低电源电压下工作,且工作电流较小。该电路采用CSMC 0.6μm2P2 M工艺,电源电压为1.2 V、温度为0~100℃时,输出电压的温度系数为0.912 mV/K,电源电流为6.8μA;当电源电压在1.1~2.0 V变化时,室温下的输出电压是461.4±0.4 mV。     

面向能耗和延时的NoC映射方法

 随着对NoC平台研究的逐步深入,如何将规模庞大的应用合理地映射到NoC平台上成为亟待解决的问题之一.本文基于二维网格结构NoC平台,建立了旨在优化系统通信能耗和执行时间的统一目标函数.提出了通过优化链路负载分布间接优化延时的方法,避免了NoC等待延时精确建模的难题.并且采用蚁群算法实现了面向能耗和延时的NoC映射.调整参数λ,可以选择单一目标或者联合目标优化.本文还对映射结果进行了执行时间模拟.实验结果显示:与随机映射相比,单一目标优化在通信能耗和执行时间上分别能节省(30%~47%)和(20%~39%),而联合目标优化则能在能量支配的映射方案中进一步挖掘时间维度的潜力.     

一种基于锁相环的真随机数发生器

对高质量随机数的要求与日俱增,导致了真随机数发生器受到广泛关注;系统芯片技术的出现和发展,提出了实现片上随机数发生器的需要;鉴于这两个现实状况,该文提出了一种基于锁相环噪声源的随机数发生器实现方法.实验结果表明该方法具有真随机性,易于实现和系统集成.     

基于SystemC的时钟周期精确交易级建模及通信细化

交易级建模通过提高建模抽象层次,加快了系统建模和仿真的速度。针对AMBA AHB协议,采用Sys-temC语言,进行了交易级建模及通信细化。结果表明,由于抽象层次部分结合了BCA(bus cycle-accurate)级描述,使得到的交易级模型包含了更多时间/协议信息,同时保留了速度优势,有利于前期验证和系统开发。而之后进行的通信细化,将抽象通道转化为模块实体和端口,对于最终RTL级实现具有重要意义。     

PWM电源管理芯片的全定制版图设计

本文采用0.6μm CMOS 2P2M工艺,完成了脉宽调制器PWM电源管理芯片的全定制版图设计.该芯片为混合信号IC,从引线驱动布局与模块驱动布局两方面考虑版图布局.版图设计过程中参考了一些经典的规则,还根据芯片本身特征作了具体的考虑.版图设计通过DRC与LVS检查,并在此基础上完成了电路后仿真.后仿真结果显示:芯片能按设计预期在2ms内启动并正常工作,具有稳定的3.3V输出电压,版图设计较好地实现了电路功能.最终版图大小为1 450 μm×970 μm.     

一种高共模抑制比恒定跨导运算放大器

介绍了一种基于电平位移技术实现恒定跨导的CMOS Rail-to-Rail运算放大器。该电路克服了一般运算放大器输入共模范围小的特点,输入级引入了电平位移电路,使运放在各种输入共模电压下的跨导几乎恒定。在此基础上,设计了一种具有高共模抑制比的恒定跨导运算放大器。该运算放大器具有Rail-to-Rail的输入、输出能力。整个电路采用Hynix 0.5μm CMOS工艺进行设计。     

基于NUMA MPSoC的FFT并行化算法设计及实现

如何充分利用多个处理器任务级并行或线程级并行的特点提高性能已成为MPSoC设计的关键问题之一。在建立基于非均匀存储型（Non—UniformMemoryAccessArchitecture，NUMA）MPSoC平台的基础上，以快速傅里叶变换为例．遵循减少核间通讯及平均分配工作负载的原则，提出其并行化方法，设计出相应的并行程序及底层驱动．在FPGA原型芯片的运行环境下分析系统性能。试验结果表明，在4核MPSoC的FPGA原型系统中最高加速比可达2．65．具有较好的并行执行效率。     

基于总线共享架构的片上多处理器系统性能探索

采用SystemC建立了一个基于共享总线的MPSoC仿真平台,设计了3个实验分别用于建模3种典型应用(低计算/通讯比、高计算/通讯比和非独立任务),对系统性能进行了详细的调研。实验结果显示:处理器数≤6时,总线架构MPSoC体现出很高的效率,而处理器数=16几乎达到了总线架构MPSoC适用规模的极限;计算/通讯比对性能和规模有重要影响;流水线方案能略微缓解通讯状况。建议:处理器数≤6时,推荐采用总线方案;6<处理器数≤16时,总线方案是否合适由任务计算/通讯比决定;处理器数>16时,需要采用更高级的通讯方案。     

NoC架构片上多处理器系统性能探索

采用SystemC建模和仿真环境建立了一教NoC系统级仿真平台,设计了3个实验分别用于建模3种典型应用(低计算/通信比、高计算/通信比和非独立任务),以定量模拟的方法对NoC架构MPSOC性能进行了详细的调研,并将其结果与总线架构MPSoC进行了对比分析.实验结果显示:NoC系统加速比与处理器数目呈线性关系,不受规模的影响,而总线系统则明显受到处理器数目的限制;共享存储资源成为NoC系统性能提升的限制,但可以通过采用分布式存储策略得到解决,而总线系统却无法克服其共享总线通信瓶颈.因此,在系统规模较大(N>12)时推荐采用NoC体系结构.     

RSA算法的硬件实现

随着计算机和Internet技术的飞速发展,数据在传输过程中的安全性越来越受到重视.对数据进行加密处理成为一种最有效的方法.RSA加密算法是一种值得信赖的算法,但速度太慢是其缺点,而用硬件方法实现恰好可以克服这个缺点.本文主要介绍了RSA算法的硬件实现.