高性能单光子雪崩二极管在180 nm CMOS工艺中的设计与实现

为了实现大阵列电路集成,文中设计和实现了一种能与主动淬火电路集成的宽光谱范围和快速的单光子雪崩二极管(SPAD)芯片.一个精确的单光子雪崩二极管电路模型模拟了其在盖革模式下的静态和动态行为.该有源区直径为8 μm的单光子雪崩二极管器件是基于上海宏利GSMC 180 nm CMOS图像传感器(CIS)技术实现的.由于采用有效的器件结构,其击穿电压是15.2 V,淬灭时间是7.9 ns.此外,该器件实现了宽的光谱灵敏度,其在低过电压下的光子探测概率(PDP)从470 nm到680 nm光波长段最高可达15.7%.并且它在室温下的暗计数率相当低.     

p-well/DNW单光子雪崩二极管保护环的最小化设计（英文）

为了进一步缩小SPAD探测器的尺寸,基于0. 18μm CMOS图像传感器(CIS)工艺对p-well/DNW(deep n-well) SPAD的保护环尺寸进行设计,并制造了不同保护环尺寸的SPAD器件.测试结果表明,保护环尺寸减小到0. 4μm仍然能有效防止器件发生过早边缘击穿(PEB),且保护环尺寸对p-well/DNW SPAD器件的暗计数率(DCR)和光子探测概率(PDP)影响较小.直径为20μm的SPAD器件,温度为25℃时暗计数率为638 Hz,且波长为530 nm时峰值光子探测概率为16%,具有低的暗计数率特性和宽的光谱响应特性.     

p-well/DNW单光子雪崩二极管保护环的最小化设计

随着CMOS工艺特征尺寸的不断减小,探测器本身的大小成为进一步缩小CMOS单光子雪崩二极管(SPAD)阵列的障碍。为了进一步缩小SPAD探测器的尺寸,基于0.18 μm CMOS 图像传感器(CIS)工艺对p-well/DNW(deep n-well)SPAD的保护环尺寸进行设计,并制造了不同保护环尺寸的SPAD器件。测试结果表明,保护环尺寸减小到0.4 μm仍然能有效防止器件发生过早边缘击穿(PEB),且保护环尺寸大于0.4 μm的SPAD器件雪崩击穿电压为16 V,并表现出良好的雪崩击穿特性。此外,保护环尺寸对p-well/DNW SPAD器件的暗计数(DCR)和光子探测概率(PDP)影响较小,直径为20 μm的SPAD器件,温度为25 ℃时暗计数率为638 Hz,且波长为530 nm时峰值光子探测概率为16%,具有低的暗计数率特性和宽的光谱响应特性。     

基于SYSGEN的AS型FIR滤波器设计

本文以FPGA为硬件核心设计数字滤波系统,提出一种低成本高效FIR滤波器的设计方法。首先利用提出的AS型FIR滤波器实现结构,降低系统逻辑资源消耗、提高系统资源利用率及系统运行速度,然后综合采用SYSGEN和ISE实现滤波器的模块化和自动化设计,简化设计过程,降低实现难度。具体在XC3S500E4f320 FPGA上实现了一系列4阶到32阶的FIR滤波器,实验结果验证了方法的有效性。     

一种高阶通用对数滤波器的设计方法

提出一种高阶通用对数滤波器的设计方法.通过分析与利用n阶通用电流模式滤波器的传递函数,建立一种新的系统状态空间表达,使用模块化的结构设计方法,先设计单元模块电路,然后再按一定规则组合成整体电路.设计的整体电路能实现低通、高通、带通和带阻等多种滤波功能,且电路结构简单、易于集成、无源灵敏度很低.Pspice仿真表明,设计方法是可行的.     

高性能单光子雪崩二极管在180 nm CMOS工艺中的设计与实现（英文）

为了实现大阵列电路集成,文中设计和实现了一种能与主动淬火电路集成的宽光谱范围和快速的单光子雪崩二极管(SPAD)芯片.一个精确的单光子雪崩二极管电路模型模拟了其在盖革模式下的静态和动态行为.该有源区直径为8μm的单光子雪崩二极管器件是基于上海宏利GSMC 180 nm CMOS图像传感器(CIS)技术实现的.由于采用有效的器件结构,其击穿电压是15.2 V,淬灭时间是7.9 ns.此外,该器件实现了宽的光谱灵敏度,其在低过电压下的光子探测概率(PDP)从470 nm到680 nm光波长段最高可达15.7%.并且它在室温下的暗计数率相当低.     

运用MMSE先验信噪比估计进行语音增强

针对DD(Decision-Directed)先验信噪比估计方法在处理语音时产生延迟以及非因果先验信噪比估计算法不具实时性的缺点,提出一种MMSE(Minimum Mean Square Error)先验信噪比估计方法。它在高斯语音模型假设的基础上,运用最小均方误差准则直接从带噪信号中估计先验信噪比。通过对增强语音信噪比、Itakura-Saito失真测度以及信号时域图和语谱图仿真,结果表明,该算法比DD算法能更好地抑制"音乐噪声"和防止语音畸变,且相对于非因果先验信噪比估计算法具有更强实时性。     

低电压全BJT高阶对数滤波器设计

提出了一种1.2 V低电源电压全BJT任意阶低通对数滤波器的设计方法.该方法是由传输函数直接设计低通对数域滤波器,得到最优的BJT跨导线性单元和滤波器系统状态空间后,利用最优状态空间描述滤波器系统,对微分方程中的每一项,使用最优BJT跨导线性单元设计其对应的电路,进行组合,从而得到低通对数滤波器,实现了不同阶数、不同纹波的切比雪夫低通滤波器,理论分析和Pspice实例仿真表明,该方法能最优地实现所需电路的设计,具有电路简洁和低电压的特点.