一个基于扫描方法的DFT设计与实现

DFT技术已经成为集成电路设计的一个重要组成部分.详细介绍了基于扫描测试的DFT原理和实现步骤,并对一个32位FIFO存储器电路实例进行扫描设计.根据扫描链的特点和电路多时钟域问题,采用了三种设计方案,整个流程包括了行为级Verilog代码的修改、扫描设计综合以及自动测试模板产生(ATPG).对不同的设计方案给出了相应的故障覆盖率,并对生成的模板进行压缩优化,减少了测试仿真时间.最后分析了导致故障覆盖率不同的一些因素和设计中的综合考虑.     

一种基于多协议电流复用双频段压控振荡器的设计

.本文设计了一种基于IEEE 802.11 a/b/g和蓝牙多协议零中频收发机中双频段压控振荡器.该振荡器使用电流复用的方法,即将两个工作在不同频段的压控振荡器串联堆叠,达到了降低功耗的目的.通过Aglient ADS仿真,结果表明本文所设计的双频段压控振荡器功耗为12.22 mW,2.44和5.23 GHz载频处的相位噪声分别为-126.2和-120.1dBc/Hz@1 MHz,其性能完全符合IEEE 802.11a/b/g和蓝牙协议的要求.该振荡器将采用0.18 μm CMOS工艺实现,芯片面积为1.18 mm×0.67 mm.     

多双曲正切法则在高线性度CMOS混频器设计中的分析与应用

研究了CMOS电路中多双曲正切法则的应用对线性度产生的影响.分析并推导了两种非平衡差分对结构的差分输出电流和等效跨导的公式.给出了电路线性度最优时,多补偿偏置结构的补偿偏置电压VK的表达式.基于理论分析结果,设计了一个应用多双曲正切法则的CMOS吉尔伯特混频器电路.流片采用UMC 0.18 μm RF-CMOS工艺,经过测量,所得到的参数与理论分析及仿真值吻合,证明了理论分析的可行性.     

433 MHz ASK接收机射频前端版图设计

设计了一款433 MHz ASK接收器射频前端电路(包括低噪声放大器和混频器)的版图。射频段电路对寄生效应特别敏感,设计对版图的复杂程度、面积以及由版图造成的寄生进行折中,最大程度地降低寄生对电路的影响。针对低噪声放大器电路对噪声以及混频器电路对于对称性的高要求,着重阐述了设计中对噪声的处理和实现对称性的方法。采用UMC 0.18μm工艺库进行设计和流片。将后仿真及流片测试结果与前仿真结果进行对比,得出该设计能够较好地维持原电路性能,满足系统设计要求。     

433MHz ASK接收机中低噪声放大器的设计

采用UMC 0.18 μm 标准CMOS工艺设计了一款433 MHz ASK接收机中的LNA电路,采用差分带源极负反馈的共源共栅结构,实现单输入双输出,与混频器级联时,避免了使用外接平衡转换器.测试结果表明,该放大器的噪声系数为1.65 dB,增益则达到了18.2 dB,因此将很大程度上提高了整个接收机的噪声性能.同时输入输出匹配分别达到了-28 dB和-24 dB,IIP3也达到了-9.8 dBm,在1.8 V 的电源电压下,功耗为6.5 mW.芯片的尺寸为0.6 mm×0.9 mm.