适用于VLSI的一种并行乘法器结构

本文给出了二进制补码和无符号乘法器的通用表达式。对VLSI乘法器的结构进行了讨论。     

两维DBF相控阵雷达的通道误差与通道均衡

阵元位置误差、阵元间互耦的影响、接收机通道的频率响应的差异都直接影响着雷达阵列信号处理的性能。有效地校正由上述因素产生的误差以获得良好的天线副瓣电平和信号处理能力，一直是人们着重研究的课题。本文针对两维DBF相控阵雷达，探讨窄带情况下通道误差对系统的影响和通道均衡的方法。     

通用高速复数乘法累加器（GA3806）的设计

本文讨论了通用高速复数乘法累加器（ＧＡ３８０６）的功能、特点以及器件设计的基本过程，最后给出了器件的典型应用。     

矩的另一种形式——倒矩及其应用

矩作为描述图象的一种方式已在图象处理和模式识别过程中得到应用。本文基于 Hu 所定义的函数矩的方式提出了倒矩概念。文中列出了倒矩具有的一些性质。文中推出倒矩和中心矩之间的关系。从倒矩和中心矩之间的关系以及倒矩的性质中可以看到函数的一个特性在低阶倒矩得到反映后,相应它就不影响高阶倒矩,即一个特性仅在一个倒矩中得到反映。Hu 矩却没有这个特性。一个特性在低阶矩中出现后。它仍然在高阶矩中起作用。规一化过程只能消除部份特性的影响。因此可说,例矩是描述图象的一个较好参量,文中同时对物体旋转后的倒矩以及倒矩应用作了一些讨论。     

基于FPGA的大时宽带宽积频域脉压设计

主要介绍基于Altera公司FPGA器件的高速实时FFT运算单元实现及频率域脉冲压缩处理的设计方法。在分析基8、按频率抽取FFT算法的基础上,采用多级同步流水线结构,利用现场可编程门阵列(FPGA)完成最大4 096点块浮点FFT。整个设计划分成多个功能模块,采用VHDL描述语言,并在Stratix器件上实现。结果表明,利用FPGA实现复杂的数字信号处理(DSP)算法是完全可行的。     

基于PCI总线的高速数据采集系统

介绍一种基于PCI总线的PC机插卡形式的高速数据采集系统。该系统的特点是:由Windows98下的应用程序控制采集,能满足雷达在距离、方位上的开窗采集要求;采集的数据既可用PC机内存作暂存,也可送入其他处理插件;通过运用多通道并列技术,可以并行同时采样4路模拟信号,也可以在串行处理方式下以4倍速率采集1路模拟信号;数据采用PCI总线接口,并配合Windows98的虚拟设备驱动程序,使32bit数据传向PC机的速率达到30MHz。     

基于“魂芯一号”的自适应截位浮点乘法实现

针对雷达信号处理中的高精度浮点矩阵运算的需求,设计了一种自适应截位的复数矩阵乘法的新算法,将浮点数据按照指定规则转化为定点格式,从而最大程度地保留计算精度,满足高精度算法的需求,并在国产高性能处理器———“魂芯一号”上编程实现。同时,将新算法分别与“魂芯一号”浮点算法、TS201浮点算法进行对比,新算法从精度和误差分布上都有明显优势,说明新算法是有效可行的,最终在某型号雷达上使用。     

基于VMM统一验证平台的处理器芯片功能验证

本文结合处理器芯片实际项目,重点介绍了功能验证环节的工作。文章基于VMM验证平台,利用System Verilog语言自动生成测试激励,采用断言和功能覆盖率相结合的验证方法,实时监测RTL模型运行时的各种信号,自动进行覆盖率统计,通过增加约束实现覆盖率的快速收敛。文章最终给出了基于VMM验证平台进行功能验证的结果,绘制了功能覆盖率上升曲线。     

雷达数据压缩的实验研究

介绍了一种压缩雷达数据的方法,其主要编码方式是用FFT变换编码加上霍夫曼统计编码。对所采集的雷达数据按不同的量化比特进行了压缩实验,并对数据的压缩性能作了分析。分析表明,量化比特数越大,均方误差越小;而压缩比越小,压缩速度越快。用户应根据需要选取适当的量化比特数(如8位)。     

基于自适应分数延迟估计的无源雷达直达波干扰对消方法

在连续波体制的双基地雷达中一个重要的问题是存在直达波干扰,传统的解决方法是通过自适应天线的干扰置零技术,但这对警戒雷达来说置零的深度有限.本文首先对基于FM广播辐射源的双基地雷达中的直达波干扰进行了分析,然后提出基于自适应分数延迟估计直达波干扰抑制算法,最后给出基于FM广播照射源的一个双基地实验系统.利用该实验系统采集的数据进行仿真,仿真结果验证了该方法的有效性.