一种超低功耗的全CMOS基准电压源设计

基于SMIC 0.13μm CMOS工艺,设计一款纳瓦级功耗的全CMOS带隙基准电路。该电路由全CMOS电路实现,避免使用三极管和电阻,实现了节省芯片面积的目的。晶体管工作在三极管区和亚阈值区,大幅降低了功耗。Cadence仿真结果表明:在-20～100℃范围内,温度系数为31 ppm/℃;在电源电压1.2～3.3 V的变化范围内,电源电压漂移系数为0.42%/V。参考电源电压下,电路的电源抑制比(PSRR)达到51.7 dB@100 Hz;室温下,电路总静态电流为22.8 nA,功耗为27.4 nW@1.2 V;该电路可调节性强,适用于低功耗芯片中。     

一种动态自偏置的低功耗无片外电容LDO

基于0.13μm工艺设计的低功耗无片外电容LDO,文中采用动态自偏置技术使电路根据负载变化,提供不同的偏置电流,实现两级和三级结构下相互转化。电路采用Cascode Miller补偿,实现高稳定性。输出端加入过冲抑制电路,优化瞬态响应。仿真得到压差电压为57 mV;在-55～125℃范围内,温漂系数为27 ppm/℃;在电源电压1.2～3.3 V和负载100 nA～50 mA的变化范围内,线性调整率为0.452 mV/V,负载调整率为0.074 mV/mA。满载50 mA和电源电压1.2 V时,电源抑制比-53 dB@100 kHz,环路相位裕度大于60°。负载100 nA时静态电流2.5μA。负载瞬态响应结果展示过冲电压小于50 mV,建立时间约420 ns。此电路可调节性强,作为低功耗芯片,有着优秀的稳定性,适用于便携式产品。