一种基于DDS模型的信息分发方法的研究与应用

DDS是对象管理组织(OMG)推出的数据分发服务规范,专门针对分布式实时系统中基于数据的发布/订阅架构。本文研究了一种基于DDS模型的信息分发方法,然后通过一个例子演示了这种信息分发方法。该方法可很好的满足某平台系统对于数据传输的高可靠性、高实时性的要求。     

水稻旱育秧苗期立枯病的发生特点及防治对策

水稻旱育稀植是我国当前水稻生产技术的一次重大改革。由于在旱地条件下 ,土壤呈氧化状态 ,能促进氨态氮向硝态氮转化 ,硝酸含量高 ,水稻秧苗根系发达 ,根毛多而白 ,栽后爆发力强 ,返青快 ,低位分蘖 ,成穗率高。具有增产节本增效的效果。自 1 996年以来推广面积迅速扩大。根据我省昆明市、大理市、文山州的测产表明 ,旱育稀植比常规湿润育秧栽培平均增产 4 2～ 55ｋｇ/ 667ｍ2 ,增产效果明显。但随之带来的秧田病害尤其是水稻立枯病日趋严重 ,重发生年份病株率达 80 %以上 ,严重影响着旱育秧的大面积推广。针对生产上存在的这一问题 ,本文提…     

异步电路的设计方法及其应用

由于异步电路不仅具有高性能、低功耗、模块性等优势,而且有望解决微系统芯片中存在的模块互联难题,并被越来越多地应用于芯片的设计中,因而近年来引起了人们的高度重视.文章对研究较多的Huffman电路、延时无关电路、速度无关电路以及定时电路等的设计风格及其工具进行了对比分析,并提出了异步电路的发展趋势及其应用领域.     

静态时序分析中的门延时计算

静态时序分析由于速度快和容量大而广泛应用于时序验证,而门延时的计算则是静态时序分析中的关键部分。以前利用等效输出驱动点导纳函数相等原理产生的模型,由于不能很好的与等效电容公式结合,门延时的计算存在过于悲观性或乐观性结果。本文采用输出驱动导纳和互连线拓扑结构相结合的方法, 对门延时负载模型进行了改进,很好地与等效电容计算结合,保证了静态时序分析的准确性。     

宽工作电压范围单电源CMOS误差放大器

采用0.8μm标准数字CMOS工艺(VTN0=0.836V,VTP0=0.930V),设计并流片验证了具有宽工作电压范围(3～6V),可作SOC系统动态电源管理芯片内部误差放大器应用的单电源CMOS运算放大器。该误差放大器芯核同时具有适合低电压工作,并对工艺参数变化不敏感的优点。对于相同的负载情况,在3V的工作电压下,开环电压增益AD=83.1dB,单位增益带宽GB=2.4MHz,相位裕量Φ=85.2°,电源抑制比PSRR=154.0dB,转换速率Sr=2.2V/μs;在6V工作电压下,AD=85.1dB,GB=2.4MHz,Φ=85.4°,PSRR=145.3dB,Sr=3.4V/μs。     

基于电力线的信息家电组网方案

以分析和实验为基础，研究了Sx_stack的运行原理和SC1128电力线芯片的功能，提出了以Sx_stack构造嵌入式Web Sever，利用SC1128实现以电力线作为传输媒介的信息家电组网并接入Internet的新方案，并对其进行了分析和讨论。     

基于推理模型与指数加权卡尔曼滤波的链路质量估计

现有基于链路质量指示(LQI)的估计方法未能有效解决LQI参数波动较大的问题,并且所使用的LQI与收包率(PRR)的映射关系模型没有考虑实际物理意义。为此,通过推理LQI和PRR的理论关系,建立更具实际物理意义的双曲正切模型,并提出一种链路质量估计方法。通过指数加权卡尔曼滤波获得更为稳定的LQI估计值,再利用双曲正切模型对链路质量进行定量估计。实验结果表明,该方法能够更真实地反映链路质量,与LETX、K-CCI方法相比,其估计误差在不同质量链路下降低了11.21%~52.26%。     

分布式多元胞集成半导体放电管的设计与工艺

介绍了一种分布式多元胞集成半导体放电管的结构设计和工艺方法。在保持传统单元胞放电管器件表面总面积和放电管纵向剖面NPNPN五层结构不变的情况下,将放电管发射区等分成2(N+1)2个(N取0,1,2,3,4),构成在基区中心对称的多元胞结构。该结构优化了放电管阴极发射区的分布,使浪涌电流在整个芯片平面上趋于均匀,降低了发射区的热量集中效应;同时增加了电流放大系数,减少了放电管的开通时间。采用镓扩散、玻璃钝化等工艺流程,制作出分布式多元胞集成半导体放电管,解决了单元胞放电管散热不均匀、响应速度慢及可靠性差的问题。雷电波冲击电流测试表明,该结构提高了器件的抗电涌能力,可广泛应用于通信领域的雷电防护。     

基于DM642平台的视频会议中H.264/AVC编码器优化

针对视频会议系统应用,基于DM642平台进行了H.264/AVC编码器的优化.优化过程分为三步,首先是编码体系结构的选择及功能裁剪,其次是对运动估计算法进行优化,最后是针对平台的优化.在DM642平台上进行了测试,实现了20 f/s CIF(352×288)格式图像的实时编码.     

Soft error generation analysis in combinational logic circuits

Reliability is expected to become a big concern in future deep sub-micron integrated circuits design.Soft error rate(SER) of combinational logic is considered to be a great reliability problem.Previous SER analysis and models indicated that glitch width has a great impact on electrical masking and latch window masking effects,but they failed to achieve enough insights.In this paper,an analytical glitch generation model is proposed.This model shows that after an inflexion point the collected charge has an...