首页 | 本学科首页   官方微博 | 高级检索  
文章检索
  按 检索   检索词:      
出版年份:   被引次数:   他引次数: 提示:输入*表示无穷大
  收费全文   25篇
  免费   5篇
  国内免费   5篇
电工技术   2篇
无线电   30篇
一般工业技术   3篇
  2022年   3篇
  2021年   1篇
  2020年   1篇
  2018年   2篇
  2016年   1篇
  2015年   1篇
  2012年   4篇
  2011年   1篇
  2010年   4篇
  2009年   4篇
  2008年   2篇
  2007年   3篇
  2006年   2篇
  2005年   1篇
  2004年   4篇
  2001年   1篇
排序方式: 共有35条查询结果,搜索用时 15 毫秒
1.
基于40 nm CMOS工艺,设计了一款625 MS/s、12 bit双通道时间交织模数转换器(ADC)。单通道ADC采用了前端无采保模块的流水线架构以降低系统功耗。系统采用了宽带高线性度前级驱动电路以及高速高精度栅压自举开关以保证交织系统的有效输入带宽。一种基于辅助通道的后台校正算法被用于校正通道间采样时间失配,该后台校正方法可适用于完全随机输入信号。芯片核心面积为0.69 mm~2。后仿真结果表明,该625 MS/s、12 bit时间交织ADC在全速率下进行奈奎斯特采样,系统无杂散动态范围(SFDR)为67 dB,信号-失真噪声比(SNDR)为58.5 dB,功耗为295 mW,满足设计指标,证明了设计的有效性。  相似文献   
2.
用于有机发光二极管的具有开关漏电抑制能力的像素电路   总被引:1,自引:1,他引:0  
王欢  王志功  冯军  李文渊  王蓉  苗澎 《半导体学报》2012,33(12):125006-5
本文介绍了一种用于有机发光二极管微显示系统的像素电路,该电路具有开关漏电抑制能力。在信号保持期间,电路采用无外部输入的自参考环路跟踪内部节点电压,达到漏电抑制的目的。采用该漏电抑制技术可以用更小的存储电容获得更长的保持时间。采用0.35-μm CMOS 工艺实现了一个60×80像素阵列的试验系统,像素面积是15×15 μm^2。测试结果表明,本文提出的像素电路获得了超过500ms的保持时间,在100pA~3nA输出电流范围内获得了良好的精度和线性度。  相似文献   
3.
采用0.18μm CMOS工艺设计了12通道并行垂直腔面发射激光器(VCSEL:Vertical CavitvSurface Emitt ing Laser)驱动阵列.仿真结果表明,1.8V电源供电时,该电路单通道输出调制电流可达30mA,工作速率为10Gb/s,最大可达12Gb/s,12路并行通道的总带宽为120Gb/s,该驱动阵列电路可用于高速芯片间光互连.  相似文献   
4.
采用SMIC0.18μm1P6M混合信号CMOS工艺设计了10Gb/sVCSEL电压驱动器,可以用于驱动共阴结构的VCSEL。电路采用了RC负反馈技术和C3A(电容耦合电流放大器)结构,仿真结果表明,电路在10Gb/s速率下工作性能良好,最高可工作至12.5Gb/s。电路采用1.8V和3.5V电压供电,直流总功耗为164mw。  相似文献   
5.
40Gb/S甚短距离光传输系统的去斜移设计(本期优秀论文)   总被引:2,自引:0,他引:2  
实现了串/并转换成帧器接口(SFI-5)的去斜移功能.该设计主要由去斜移通道的帧对齐模块和数据通道去斜移模块组成,其中的关键电路由窗口比较器与滑动窗口生成器配合工作实现.16个数据通道去斜移电路轮流工作,共用一个窗口比较器,提高了电路的工作速度,节省了资源.系统测试表明,该电路可纠正±160比特范围内的通道间斜移,可应用于40Gb/s甚短距离传输的VSR5系统.  相似文献   
6.
1.25Gbit/s时钟恢复电路由TSMC0.25μm数字CMOS工艺实现。它包含鉴频鉴相器、环路滤波器及压控振荡器。压控振荡器采用一种改进型四级环形振荡器结构,具有正交输出,在其较宽调谐范围内输出电压摆幅恒定。该电路工作速率为1.03—1.4Gbit/s。在恢复时钟频率为1.25GHz时测量的时钟有效值抖动为4.6ps。  相似文献   
7.
研究了一种低功耗有源射频识别系统组网与设计技术,该系统可在软硬件两方面实现低功耗设计。在硬件方面,采用NORDIC公司的nRF24LE1芯片作为有源标签,nRF24L01+芯片作为节点射频芯片,STM32单片机作为节点控制芯片,实现了芯片与节点的注册与通信;软件方面,采用时分复用方法,合理分配有源芯片的时隙,设计了防冲突机制,使得芯片在极端的时间内工作,实现了低功耗组网通信。  相似文献   
8.
研制了符合IEEE802.3ae万兆以太网10GBASE-R标准物理层编码子层转换芯片,该转换芯片采用单片FPGA进行10GBASE-R标准中万兆以太网16比特接口(XSBI)与10Gb介质无关接口(XGMII)的相互转换,实现了物理层编码子层(PCS)的全部功能,并在万兆以太网物理层传输实验系统中进行了验证。  相似文献   
9.
张长春  王志功  施思  苗澎  田玲 《半导体学报》2009,30(9):095009-6
摘要:采用SMIC 0.18um CMOS工艺设计并实现了一个5-Gb/s在片集成时钟提取功能的2:1复接器,且该时钟提取子电路具有自动相位对准功能.芯片面积为670um*780um.在1.8V电压下,总功耗为112 mW, 输入灵敏度在50 mV以下, 输出单端摆幅大于300 mV. 测试结果表明,该复接器能够在不需要任何外接元件、参考时钟或外部相位调整下可靠地工作在1.8 Gb/s至2.6 Gb/s之间的任何输入数据速率. 该芯片可被用在并行光互连系统中.  相似文献   
10.
根据甚短距离(VSR)光纤传输系统中转换接收芯片帧同步系统的设计思想,参考ITU-T关于同步数字系列(SDH)技术的建议,分析了帧同步系统的关键性能参数,结合具体硬件电路的设计,选取了合适的参数.在此基础上,用Verilog HDL语言设计了帧同步系统,选用Altera公司的Stratix EPlS25F780C5,对电路进行了仿真模拟.作为VSR实验系统关键电路之一,帧同步系统通过在系统测试,测试结果显示该帧同步系统能够在实际中应用.  相似文献   
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号