排序方式: 共有35条查询结果,搜索用时 15 毫秒
1.
基于40 nm CMOS工艺,设计了一款625 MS/s、12 bit双通道时间交织模数转换器(ADC)。单通道ADC采用了前端无采保模块的流水线架构以降低系统功耗。系统采用了宽带高线性度前级驱动电路以及高速高精度栅压自举开关以保证交织系统的有效输入带宽。一种基于辅助通道的后台校正算法被用于校正通道间采样时间失配,该后台校正方法可适用于完全随机输入信号。芯片核心面积为0.69 mm~2。后仿真结果表明,该625 MS/s、12 bit时间交织ADC在全速率下进行奈奎斯特采样,系统无杂散动态范围(SFDR)为67 dB,信号-失真噪声比(SNDR)为58.5 dB,功耗为295 mW,满足设计指标,证明了设计的有效性。 相似文献
2.
用于有机发光二极管的具有开关漏电抑制能力的像素电路 总被引:1,自引:1,他引:0
本文介绍了一种用于有机发光二极管微显示系统的像素电路,该电路具有开关漏电抑制能力。在信号保持期间,电路采用无外部输入的自参考环路跟踪内部节点电压,达到漏电抑制的目的。采用该漏电抑制技术可以用更小的存储电容获得更长的保持时间。采用0.35-μm CMOS 工艺实现了一个60×80像素阵列的试验系统,像素面积是15×15 μm^2。测试结果表明,本文提出的像素电路获得了超过500ms的保持时间,在100pA~3nA输出电流范围内获得了良好的精度和线性度。 相似文献
3.
4.
5.
6.
7.
8.
研制了符合IEEE802.3ae万兆以太网10GBASE-R标准物理层编码子层转换芯片,该转换芯片采用单片FPGA进行10GBASE-R标准中万兆以太网16比特接口(XSBI)与10Gb介质无关接口(XGMII)的相互转换,实现了物理层编码子层(PCS)的全部功能,并在万兆以太网物理层传输实验系统中进行了验证。 相似文献
9.
摘要:采用SMIC 0.18um CMOS工艺设计并实现了一个5-Gb/s在片集成时钟提取功能的2:1复接器,且该时钟提取子电路具有自动相位对准功能.芯片面积为670um*780um.在1.8V电压下,总功耗为112 mW, 输入灵敏度在50 mV以下, 输出单端摆幅大于300 mV. 测试结果表明,该复接器能够在不需要任何外接元件、参考时钟或外部相位调整下可靠地工作在1.8 Gb/s至2.6 Gb/s之间的任何输入数据速率. 该芯片可被用在并行光互连系统中. 相似文献
10.