ICE中调试模块IP软核的设计与实现

开发人员在根据通用仿真器方案开发所需在线仿真器时,由于受ICE机制中调试模块IP软核的限制,并没有一个完整的调试模块方案,使得开发周期加长、成本增加。针对基于FPGA的通用在线仿真器方案缺少调试模块详细设计方案的问题,采用自顶向下划分层次和自底向上模块单独设计相结合的方法,设计出具有调试模块的IPcore,并结合EM78P447S的IP软核,在Xilinx Spartan系列XC3S700AN开发板套件中进行了验证。     

智能语声图书的设计与实现

智能语声图书是以语音芯片FS20C01作为核心处理器的应用方案。该文介绍了智能语声图书的优点以及系统功能结构的组成,系统的硬件结构构成,并给出了具体学习、考查、帮助功能实现过程中卡片识别、按键识别、评判帮助的算法及基于FS20C01语音芯片的语音合成算法的软件实现方案。     

DDFS Sunderland算法的改进

本文介绍了直接数字频率合成器(DDFS:Direet Digital Frequency Synthesizer)基本工作原理、主要误差源及改善方法,在此基础上着重计论了压缩数据以等效增加数据容量的Sunderland算法,并提出了一种改进的数据分割方法,可以在杂散和ROM容量之间取得一个最优值,Matlab仿真结果验证了这一点.     

基于IP的八位MCU设计

随着集成电路设计技术的发展,设计周期越来越短。基于IP功能块的设计成为一种非常有效ASIC设计方法。MCU6002就是利用我们以前开发的部分模块(包括CPU等)并增加了部分电路设计完成一种新结构的MCU。同时也对基于IP功能块的设计方法进行了研究,生成了一些新的IP模块,对设计效率的提高具有很重要的意义。此芯片主要用于电子日历、游戏机等产品中,具有很大市场需求。     

串行低速/全速接收器电路

设计用于USB Hub的接收器电路。该电路应用两级差动放大增加电路增益,利用源极跟随器作为电压缓冲器以减少信号电平损失。电路经过CSMC0．6umN阱CMOS工艺设计验证,完全符合USB1．1的协议规范。该设计已用于USB Hub芯片中。     

一种抗单粒子全加固D触发器的设计

采用当前成熟的两种抗单粒子翻转锁存器构成了主从D触发器,在D触发器加固设计中引入了时钟加固技术,对输出也采用了加固设计。仿真对比显示本设计的加固效果优于国内同类设计。     

闭环曲率补偿的低电源电压带隙基准源的设计

这篇文章提出了一种低电源电压高温度稳定性的带隙基准源.这种基准源主要思路是将输出基准电压反馈回曲率补偿回路,从而建立了一个闭环反馈回路.在这个闭环回路中,一方面,输出电压的温度系数越低,补偿电路就可以产生更准确地补偿电流,从而更加完全的抵消掉具有温度依赖的对数项;另一方面,如果补偿电路将对数项抵消得更彻底,输出电压的温度系数就会更低,这就形成了一种静态的正反馈.因而通过不断的调节补偿电阻,可以完全抵消掉对数项,实现高温度稳定性的基准源.同时利用电平移位技术为基准源设计了一个适合低电压工作的运算放大器.基于标准的0.18μmCMOS工艺设计了一种基准源电路.仿真结果表明这种基准源可以工作在电源电压从0.8V到1.8V,输出基准电压Vref的电压偏差只有0.87mV/V,在-20到80度温度范围内,Vref的温度系数为0.63ppm/oC.