基于FPGA的三速SDI设计

研究了SDI发展现状,针对用同一物理接口动态支持三速(标准清晰度/高清晰度/3G)SDI的可行性,提出了一个基于FPGA的三速SDI设计方案。主要阐述了三速SDI的设计思想,详细分析了系统主要模块的功能及方案的基本硬件组成,并评估了该设计的性能和适用性。     

三值“阈”门和T门集成电路的实现

本文介绍了一种结构简单、适于集成化的三值“阈”门电路,并设计了一个多功能三值T门集成电路。给出了它们的研制结果、逻辑操作波形以及线性“与或”门三值运用时的瞬态特性分析结果。实验表明:我国提出的多元逻辑(DYL)电路结构在实现多值集成电路方面同样有广阔前景。     

一种采用模糊逻辑控制的数字温控系统

本文介绍了一种采用模糊逻辑控制和多点温度设定的新型数字温控系统。该系统硬件主要由单片机、热电阻和A／D转换芯片等构成，其特点是通过软件编程实现模糊逻辑控制和多点式线性逼近的方法，使得升温过程更加均匀、精确，升温曲线更接近线性。     

OLED点阵驱动电路设计及OLED驱动特性研究

设计了一种方便测试OLED显示屏特性的驱动电路。用此驱动电路研究了与驱动方式相关的(OLED显示屏特性即“串扰”、老化、击穿等，观测到与OLED“形成过程”相对应的“恢复过程”。实验结果表明．通过对驱动电路采取适当的措施，能够减轻“串扰”和击穿对显示屏造成的影响，并延长显示屏的使用寿命。     

多晶硅TFT模型的研究进展

全面介绍了多晶硅薄膜晶体管(TFT)紧凑模型的现状和应用前景,简单说明了多晶硅TFT特有的电学特性,这是多晶硅TFT建模的基础,重点介绍了基于阈值电压和基于表面势的多晶硅TFT紧凑模型的研究进展,并对这些模型进行了评述,其中RPI模型是基于阈值电压的TFT模型的典范.虽然TFT模型已经有所发展,但成熟度还远远不够.最后提出了改进多晶硅TFT模型的方向和策略,包括二维器件模拟的应用、基于表面势模型的发展、多晶硅材料特性的应用、统一模型的发展、短沟效应的建模和参数提取等.     

软硬件协同设计语言System C在SoC设计中的应用

软硬件协同设计是未来VLSI设计的发展趋势.作为新的系统级VLSI设计标准,System C是一种通过类对象扩展的基于C/C++建模平台,支持系统级软硬件协同设计、仿真和验证.文章讨论了SystemC复杂芯片设计中的设计流程、设计优势,并给出具体设计实例.     

基于陷落电荷效应的非晶硅TFT的开态电流模型

对非晶硅薄膜晶体管,提出基于陷落电荷和自由电荷分析的新方法。考虑到带隙中指数分布的深能态和带尾态,给出了基于阈值电压的开启区电流模型。定义阈值电压为栅氧/半导体界面处陷落于深能级陷阱态的电荷与陷落于带尾态的电荷相等时所对应的栅压。电流模型中,引入一陷落电荷参数β,此参数建立了电子的带迁移率与有效迁移率之间的关系。最后,将电流模型同时与Pao-Sah模型和实验数据进行比较和验证,结果表现出很好的一致性。     

4Gbps低功耗并串转换CMOS集成电路

为满足传输数据的高速低功耗的要求,文章设计了一种半速率时钟驱动的二级多路选择开关式的10：1并串转换器。第一级为两个5：1的并行串化器,共用一个多相发生器。多相发生器由五个动态D触发器构成。第二级为一个2：1的并行串化器。采用半速率时钟、多路选择开关结构降低了大部分电路的工作频率,降低了工艺要求,也降低了功耗。通过调整时钟与数据间的相位关系,提高相位裕度,降低了数据抖动。采用1．8V 0．18μm CMOS工艺进行设计。用Hspice仿真器在各种PVT情况下做了仿真,结果表明该转换器在输出4Gbps数据时平均功耗为395μW,抖动18s^-1．     

提高MOS功率晶体管封装可靠性技术研究

功率MOS晶体管的正向导通电阻是器件的重要指标,严重影响器件的使用可靠性。从封装材料、封装工艺等方面论述功率MOS管降低导通电阻、控制空洞、提高器件可靠性的封装技术,并通过一些实例来阐述工艺控制的效果。     

基于行列不同插值算法的图像缩放引擎的设计

为了降低定标器的硬件复杂度并提高液晶显示图像的质量,提出了一种行列采用不同插值算法的图像缩放引擎设计方法.在论述四点三次卷积插值算法和线性插值算法基础上,提出了行列不同计算点数的缩放引擎系统架构.在该架构中,水平缩放采用四点三次卷积插值算法,而垂直缩放采用优化的两点线性插值算法.相比双三次插值算法的实现,减少了9个乘法器的使用,明显节省了实现电路的硬件开销.另外,详细论述了放大单元及相应的滤波器的设计,并将设计结果综合下载到现场可编程门阵列(FPGA)芯片.FPGA验证结果表明,该设计切实可行.