溶剂蒸汽压对溶液法制备PVP绝缘膜的影响

利用溶剂蒸汽辅助旋涂和辅助退火(SVA)工艺制备了PVP栅绝缘膜,并研究了SVA过程中溶剂蒸汽压对PVP膜特性的影响。根据椭偏光谱的柯西模型和有效介质近似(EMA)模型,对椭偏谱参数拟合分析得到了PVP膜光学参数与其微结构的关系。拟合结果表明,随着蒸汽压的增大,PVP膜总厚度(均小于30nm)和粗糙层厚度均降低,膜致密性得到改善。由这种膜构成的MIS结构的J-V特性测试结果显示,当蒸汽压由0.21增加至0.82时,在电场为5 MV/cm的条件下,其漏电流密度由1.04×10-6 A/cm2降至1.42×10-7 A/cm2。而且在蒸汽压为0.82时可得到膜厚仅约为20nm、单位面积电容达到145nF/cm2的超薄PVP膜。     

高性能双栅复合介质ZnO薄膜晶体管的模拟

提出ZnO薄膜晶体管的一种新型结构——双栅复合介质结构,并利用ATLAS软件对双栅复合介质结构与双栅单介质结构进行仿真。对比分析结果表明,采用复合介质材料可以明显提高器件的电学特性,在相同偏置条件下,双栅复合介质结构饱和电流为5.5×10-5 A,阈值电压为5.83V,亚阈值斜率为0.128V/dec,开关电流比为109;双栅单介质结构相应值分别为1.3×10-7 A、15.5V、0.297V/dec和108。通过晶界势垒高度随VGS变化分析了新型结构阈值电压降低的物理机制。     

退火时间对溶液法制备 Tips-Pentacene 电流传输特性的影响

通过测量p+Si/PEDOT∶PSS/Tips-PEN/Ag器件的J-V特性,研究了退火时间对溶液法制备Tips-PEN薄膜电流传输特性的影响。实验结果表明,在退火时间为2h和5h的条件下,随偏置电压的增加,双对数J-V曲线存在斜率依次为2,大于3以及2的不同区域,而在退火时间达到10h后,低电压下斜率为2的区域消失。根据空间电荷限制电流模型,分析了不同区域的电流传输机理,并提取了陷阱密度和空穴的迁移率。在退火时间为10h时,材料有最低的陷阱密度5.70×1018/cm3和最大的空穴迁移率1.68×10-4 cm2/(V·s),其在低偏置下传输特征的改变表明与溶剂残留有关的单一能级陷阱极大减小。     

隐埋层中二维效应对全耗尽SOI非对称HALO结构阈值电压的影响

在非对称HALO结构的全耗尽SOI二维阈值电压解析模型的基础上,对阈值电压受隐埋层中二维效应的影响进行了讨论.通过与一维模型的比较,说明在深亚微米SOI MOSFET器件中隐埋层的二维效应会导致器件提前出现短沟道效应.新模型结果与二维数值模拟软件MEDICI吻合较好.     

LDD工艺参数对多晶硅薄膜晶体管KINK效应的影响

利用Tsuprem4和Medici软件,研究了多晶硅薄膜晶体管的LDD掺杂参数,如掺杂剂量、离子注入能量对KINK效应的影响,得到了它们之间的关系.计算结果表明,随着LDD掺杂剂量的变化,KINK效应对器件的影响是非线性的且存在一个最小值,在掺杂为2×1012cm-2时达到最小.而LDD掺杂能量对K1NK效应的影响是线性的,即随着离子注入能量的增加,KINK效应的影响变小.     

高压退火气氛对溶液法制备a-IGZO薄膜光学特性的影响

利用椭圆偏振光谱仪和原子力显微镜,研究了相同温度下不同退火气氛及压强处理对溶液旋涂法制备a-IGZO光学特性和薄膜微观结构的影响。实验结果表明,当退火气氛为O₂时,压强由0.1 MPa增加到1.5 MPa,薄膜的光学带隙由3.23 eV增大到3.31 eV,表面粗糙层由6.77 nm降低到4.77 nm。与N₂气氛相比,1.5 MPa O₂气氛下薄膜的光学带隙有所提高,表面粗糙度也有所降低。因此,在1.5 MPa O₂气氛下,可以有效降低薄膜内部有机物的残留及缺陷,形成更加致密的非晶a-IGZO薄膜。     

IGBT二维温度分布及热稳定因子的研究

在已建立的IGBT电学模型基础上,通过解热传导方程,建立了其在热稳定状态下的二维温度分布模型.通过该模型,分析了IGBT在热稳定条件下的的临界条件,以及热稳定因子与温度、热阻、栅压、P阱掺杂浓度的关系.模型结果与二维数值模拟软件MEDICI的模拟结果基本一致.此模型对IGBT工作情况和工艺设计具有一定的参考价值.     

KLT织物疵点检测算法研究及FPGA实现

提出了一种基于FPGA的织物疵点检测系统的实现方案,设计在充分利用FPGA的并行体系架构和丰富的块存储资源的情况下引入KLT(Kanade-Lucas-Tomasi)特征点检测算法对织物疵点进行实时检测,以灵活的硬件可编程来满足KLT检测算法的调整以适应不同的检测要求。经验证,系统可以在实际的应用中准确地检测出织物上的疵点,且检测灵活方便。     

新型低功耗单/双边沿触发器的比较分析

在深入分析边沿触发器的功耗理论和时间特性的基础上,提出了新的设计方案.在SMIC 0.35 μm CMOS标准工艺下,对该方案进行Spectre仿真,结果表明:新型结构比传统结构的延时下降48%左右,功耗下降26.22%.并且,在新设计方案中,双边沿触发器比单边沿触发器的延时下降36%,功耗下降19%.由此可见,新型边沿触发器,特别是新型双边沿触发器,不但能有效降低集成电路的功耗,而且对提高微系统的速度也有一定贡献.