钝化处理对CdZnTe Γ射线探测器漏电流的影响

表面漏电流引起的噪声会限制CdZnTe探测器的性能 ,尤其对于共面栅探测器 ,漏电噪声的大小与器件的电极设计和表面处理工艺密切相关。研究了化学钝化的工艺条件对CdZnTe表面状态的影响 ,借助原子力显微镜、电子探针和微电流测试仪等手段 ,研究了CZT表面形貌、组成等特性与器件电学性能之间的关系 ,有效地降低了器件的表面漏电流     

TeO2晶体位错腐蚀形貌与晶体对称性

用化学腐蚀的方法研究TeO2晶体(110)面和(001)面位错蚀坑的形貌，结合晶面极图，并运用对称群理论进行分析论证，理论分析与实验结果相一致．实验结果同时显示，TeO2晶体位错腐蚀坑面由{110}面族构成，即{110}面族是晶体的习性面．     

降温速率对CdZnTe晶体内Te夹杂相的影响

采用改进的垂直布里奇曼生长法生长CdZnTe(CZT)单晶。生长完成后,选取了10~60 K/h不同速率降温处理。采用红外透射显微镜和多道能谱仪分别测试不同降温速率的晶片内部Te夹杂相分布和能谱响应。结果表明,10~30K/h之间的慢速降温会导致晶体内部出现较大尺寸的Te夹杂(>10μm),40 K/h以上的快速降温所得到的晶体内部主要以小尺寸(<10μm)为主。同时快速降温会导致晶体内部的Te夹杂浓度大量增加,并且降温速率越快,Te夹杂浓度越大。此外,降温速率过慢所得到晶片的能谱分辨率较差,但是降温速率过快也会影响到晶片的性能。40 K/h的降温速率所得到的晶片能谱性能较好,实验结果表明:大尺寸或者高浓度的Te夹杂都不利于能谱响应,保留一定浓度的小尺寸Te夹杂的晶体能谱性能较佳。     

掺铜ZnS纳米材料的制备及光学性质

介绍了在聚乙烯醇衬底中利用离子络合法制备未掺杂和掺铜的 ZnS纳米微粒.TEM图表明ZnS纳米微粒较均匀地分布在PVA衬底上,粒径在1～10nm,且具有类似体材料的立方结构.与未掺杂ZnS相比,掺铜ZnS的紫外-可见吸收光谱没有明显的变化;但PL光谱的发射峰却从450nm移到了480nm左右,这可能是由于ZnS的导带和ZnS禁带中铜的能级T2之间的跃迁造成的.     

GaN-based light emitting diodes on nano-hole patterned sapphire substrate prepared by three-beam laser interference lithography

Nano-hole patterned sapphire substrates (NHPSSs) were successfully prepared using a low-cost and high-efficiency approach, which is the laser interference lithography (LIL) combined with reactive ion etching (RIE) and inductively coupled plasma (ICP) techniques. Gallium nitride (GaN)-based light emitting diode (LED) structure was grown on NHPSS by metal organic chemical vapor deposition (MOCVD). Photoluminescence (PL) measurement was conducted to compare the luminescence efficiency of the GaN-based LED structure grown on NHPSS (NHPSS-LED) and that on unpatterned sapphire substrates (UPSS-LED). Electroluminescence (EL) measurement shows that the output power of NHPSS-LED is 2.3 times as high as that of UPSS-LED with an injection current of 150 mA. Both PL and EL results imply that NHPSS has an advantage in improving the crystalline quality of GaN epilayer and light extraction efficiency of LEDs at the same time.     

溶胶络合转化法制备CdS纳米微晶及其特性研究

依据高分子链上的配位基因与金属离子间络合反应平衡原理以及溶液中双电层扩散模型,提出了用溶胶络合转化法在甲壳胺中制备ＣｄＳ纳米微晶的新方法。采用原子力显微镜（ＡＦＭ）、Ｘ射线射图谱（ＸＲＤ）、紫外一可见吸收光谱（ＵＶ）及激发一发射光谱等手段研究了甲壳胺膜中（ＣｄＳ纳米微晶的特性,室温下的量子尺寸效应由实验得到了证实。此外发别采用Ｓｃｈｅｒｒｅｒ公式和ＡＦＭ技术对晶粒尺寸进行了估算与测定,并对两中结果     

垂直布里奇曼法生长CdZnTe晶体时坩埚下降速度的优化研究

在垂直布里奇曼法(VBM)晶体生长的过程中,坩埚下降速度和晶体生长速度之间的关系对生长出来的晶体质量有很大的影响。本文采用有限元法对探测器材料CdZnTe的晶体生长过程进行了热分析,主要研究了不同的坩埚下降速度对生长过程中晶体生长速度及固液界面形状的影响,发现材料的热导率和相变潜热的比值是影响固液界面形状的主要内因。模拟结果表明,当坩埚下降速度Vp≈1mm/h时,其数值与晶体生长速度接近相等,可获得接近水平的固-液界面。实际的晶体生长实验结果与计算机模拟的结论基本一致。因此,通过适当的选择和调节坩埚下降速度是获得高质量晶体的可行技术方案。     

CdZnTe材料的表面钝化新工艺

研究了一种新的钝化CdZnTe(CZT)器件表面的工艺,即先采用KOH-KCl溶液对CZT表面进行处理,再用NH4F/H2O2溶液对其进行表面氧化的二步法钝化工艺.并借助俄歇电子能谱(AES)、微电流测试仪等手段对其表面钝化层的质量进行了鉴别,同时与KOH-KCl和NH4F/H2O2两种工艺进行了比较.AES能谱分析表明,采用二步法工艺钝化,既可获得化学计量比较好的CZT表面,又可在表面形成一层起保护作用的氧化层.I-Ⅴ特性曲线显示,两步法钝化后CZT器件的漏电流与KOH-KCl和NH4F/H2O2钝化相比都有一定程度的下降.说明文中提出的新工艺在CZT器件制备方面具有良好的应用前景.     

DFN封装器件热-结构模拟仿真分析

借助有限元模拟仿真软件ANSYS,研究分析了不同的封装体、芯片和框架厚度,以及散热底和芯片基岛尺寸对于小尺寸两边扁平无引脚(DFN)封装器件在回流焊温度条件下的热应力及翘曲变形分布影响。结果表明:封装体等效热应力最大处位置均位于框架、芯片和塑封料将银浆包裹处(即:银浆溢出的三角区域),其数值随封装体厚度减薄呈递减趋势;整体的热应力分布也随之沿着芯片、银浆和框架结合界面的中心位置向银浆三角区域延伸并逐步增大;对于薄型DFN封装体,芯片厚度、散热底和芯片基岛尺寸对于封装体总体翘曲变形的影响较小;框架厚度对于封装体总体翘曲变形及等效应力的影响较大;通过适当地减薄封装体厚度,并同时减薄框架厚度可以有效地降低封装体热应力,且总体翘曲变形都在1um以下。     

温度梯度溶液生长法制备x=0.2的Cd1-xZnxTe晶体及性能研究

利用温度梯度溶液生长法(TGSG)在较低生长温度下制备了掺Al和掺In的x=0.2的Cd1-xZnxTe晶体,晶体起始生长温度约为1223K,温度梯度为20～30K/cm,坩埚的下降速度为1mm/h。采用红外显微镜、傅里叶红外光谱仪、扫描电镜能谱仪(SEM/EDS)和I-V测试分别研究了晶体中的Te夹杂相、红外透过率、Zn组分分布和电阻率。结果显示CdZnTe晶锭初始生长区、稳定生长区的Te夹杂相密度分别为8.3×103、9.2×103/cm-2,比垂直布里奇曼法生长的晶体低约1个数量级,红外透过率分别为61%、60%。Al掺杂CdZnTe晶体的电阻率为1.05×106Ω.cm,而In掺杂CdZnTe晶体的电阻率为7.85×109Ω.cm。晶锭初始生长区和稳定生长区的Zn组分径向分布均匀。