中国集成电路产业的差距在哪儿?

本文探讨了我国集成电路产业与发达国家及地区的差距。     

一种使用遗传算法在高层次综合中完成互连优化的方法

提出一种使用遗传算法在高层次综合中完成互连优化的方法 .相比同类的研究 ,该方法的主要优势在于提出一种新颖的编码方法 ,并设计了相应的遗传算子 ,避免了在计算过程中不可行解的产生 .实验数据证明了该算法的有效性     

SOC时代低功耗设计的研究与进展

在片上系统(SOC)时代,芯片内核的超高功耗密度以及移动应用市场对低功耗的无止境需求,使低功耗设计变得日益重要.文章全面系统地介绍了低功耗设计的相关内容,包括背景、原理和不同层次的功耗优化技术,着重介绍了面向SOC的系统级功耗优化技术.通过对已有研究成果按设计抽象层次和系统功能的分析,指出了其优化的全局性不够充分.提出了基于软硬件协同设计的系统功耗优化思路和设计流程,展望了SOC低功耗设计的发展方向.     

可重构媒体处理器任务编译器的前端设计

为了解决算法程序自动映射到可重构媒体处理器的问题,有效提高程序并行执行的效率,提出一种具有自动并行化的任务编译前端. 该任务编译前端通过展开核心循环可提高并行执行度,在数据依赖分析确保运算正确执行的基础上,对循环体内的数组访问进行标量替换,以优化数据传输开销. 实验结果表明,该任务编译前端能有效提高代码并行性和优化数据传输能力,与Garp C编译器的编译前端相比,该任务编译前端设计的性能可提升约2~4倍.     

信息电路设计方法学的几个热点

对集成电路设计方法学领域当前的几个热点问题及一些相应思路进行评介。     

面向对称密码领域的可重构阵列设计

通过研究密码系统的特点,提出一种面向对称密码领域的可重构阵列结构.该阵列普遍适用于分组密码和流密码系统,灵活性高.通过配置信息的更新,可以快速动态切换加密功能,切换时间小于20 ns.该结构包含几个16×16的比特阵列和8×8的字节阵列,AES算法实现分组密码的加密速率为640 Mb/s～2.56 Gb/s,DES算法为1.6 Gb/s～3.2 Gb/s,SMS4算法为318 Mb/s～1.6 Gb/s,流密码Geffe的加密速率为400 Mb/s.与文献[1]～[3]相比,SMS4算法的性能有接近2倍的提升.     

SoC架构设计中的适应性扩展方法研究

为了应对SoC研发的机遇、困难和高昂花费,寻求对目标应用领域的最佳支持与广泛适用性之间的恰当平衡已成为目前电子系统设计的中心课题。通过一个从基于3G终端到网络多媒体播放器应用的架构扩展实例,重点论述了对SoC架构设计中适应性扩展方法的研究;另外,提出了一种基于IP的多处理器共享及层次结构存储体系,用以应对高密度的计算及传输任务需求;并通过系统级设计工具CoCentric,建立软硬件协同仿真平台,验证了本实例的扩展思路。     

基于模板的SoC结构自动划分方法

针对SoC芯片设计中的系统划分问题,提出一种面向应用的系统结构自动划分方法--基于模板的系统划分方法,并开发了系统划分工具--TBPS.基于模板的系统划分方法通过提取应用描述中的相似结构,并使用相似结构划分系统,最终得到一个尽量复用的系统结构.系统的相似结构划分采用遗传算法实现最优覆盖的搜索,并使用贪婪算法实现资源配置和任务调度.与已有的在系统划分中事先设定目标结构方法不同,文中方法可以根据应用的特点自动生成划分的结构.采用该方法及TBPS实现了应用描述到系统结构的自动划分.实验结果表明了TBPS对数据处理为主的应用划分的有效性.     

基于可重构处理器的并行优化算法

为挖掘可重构处理器的内在并行性,需要编译器通过分析程序的并行性来决定可重构处理器硬件最好的执行模式。为此,提出一种基于可重构处理器的并行优化算法。将有向无环图的并行计算部分映射到可重构处理器上,对任务实现3个不同层次的并行性(指令级并行、循环级并行、线程级并行)。测试结果表明,该算法使得可重构处理器在处理任务时比未用并行优化算法的性能提升1.2倍左右。     

21世纪的电信发展对集成电路技术的要求

从 2 1世纪电信技术发展的角度 ,站在整机业的立场探讨对集成电路技术的要求 ,特别是对集成电路设计技术的要求。