排序方式: 共有44条查询结果,搜索用时 40 毫秒
1.
在时变多径衰落信道下,接收到的CDMA信号功率变化较大,此时D-Rake盲自适应多用户检测器性能显著下降,将变步长LMS算法与基于主分量的相干合并引入到D-Rake(DecorrelatingRake)检测器中,构成一种变步长D-Rake,称之为VD-Rake(Variablestep-sizeDecorrelatingRake)检测器。该检测器能克服原D-Rake检测器对信号功率变化较敏感等缺点,有效地改善了D-Rake检测器的性能。 相似文献
2.
3.
针对多元LDPC码扩展最小和(Extended Min Sum,EMS)译码算法收敛速度慢、运算复杂度高的问题,提出一种多元LDPC码列分层动态检泡(Dynamic Bubble-Check,DBC)译码算法。首先对变量节点按不同列重进行分层处理,译码时率先更新列重较大分层的变量节点消息,不同层之间采用串行方式进行消息传递,通过并串结合的方式降低译码迭代次数。在校验节点消息更新过程中,采用动态检泡方法减少EMS算法中的运算量,降低算法复杂度。仿真结果表明,在几乎不损失性能的前提下,该算法的平均最大迭代次数仅为EMS译码算法的50%,复杂度降低为EMS算法的50%。 相似文献
4.
一种基于DSP的电机控制系统的设计 总被引:5,自引:0,他引:5
随着DSP运算速度的提高和价格的下降,DSP在控制系统中应用越来越广泛,设计的这种基于TMS320F240数字信号处理器的电机控制系统,是结合F240的内部集成器件所提出的一种新的电机转速测量算法,并在串口通信中采用CRC差错检测,以软件实现了一种CRC编译码,采用较复杂的控制算法实现对电机的精确控制,该系统结构简单,外围元件少,且易于升级或更换控制算法而不必改变硬件结构。 相似文献
5.
浮点指数运算是粒子滤波算法中的关键运算之一,在信号处理等诸多领域有着十分重要的应用,通过分析Table-driven算法,给出基于Table-driven算法实现浮点指数运算的硬件结构,并以Verilog HDL进行建模仿真及综合,同时将仿真结果与浮点DSP C6701运算结果进行比较。结果表明基于FPGA的浮点指数运算在保持一定精度的条件下,可以获得更快的运算速度。 相似文献
6.
为了降低多元低密度奇偶校验(Low-density parity check,LDPC)码Min-max译码算法的运算量,提出一种自适应Min-max(Adaptive Min-max,AMM)译码算法.该方法以Min-max算法为基础,以每次迭代后的校验节点错误率(Check-node Error Rate,CER)为调节参数,采用自适应算法对变量节点的向量长度进行截短,去除置信度较低的分量,仅对置信度较高的分量进行更新.当CER降低到一定程度时,对校验节点个数进行自适应截短,仅对不满足校验方程的校验节点进行消息迭代更新,进一步降低AMM算法的复杂度.仿真结果表明,在相同误码性能条件下,AMM算法运算量较固定长度截短的Min-max算法减少20%. 相似文献
7.
8.
9.
10.