首页 | 本学科首页   官方微博 | 高级检索  
文章检索
  按 检索   检索词:      
出版年份:   被引次数:   他引次数: 提示:输入*表示无穷大
  收费全文   42篇
  免费   2篇
电工技术   1篇
综合类   11篇
无线电   32篇
  2023年   2篇
  2022年   4篇
  2021年   3篇
  2020年   1篇
  2019年   2篇
  2018年   2篇
  2016年   2篇
  2015年   6篇
  2014年   3篇
  2013年   3篇
  2012年   1篇
  2010年   1篇
  2009年   1篇
  2008年   3篇
  2007年   1篇
  2005年   2篇
  2004年   2篇
  2003年   2篇
  2002年   2篇
  1997年   1篇
排序方式: 共有44条查询结果,搜索用时 40 毫秒
1.
在时变多径衰落信道下,接收到的CDMA信号功率变化较大,此时D-Rake盲自适应多用户检测器性能显著下降,将变步长LMS算法与基于主分量的相干合并引入到D-Rake(DecorrelatingRake)检测器中,构成一种变步长D-Rake,称之为VD-Rake(Variablestep-sizeDecorrelatingRake)检测器。该检测器能克服原D-Rake检测器对信号功率变化较敏感等缺点,有效地改善了D-Rake检测器的性能。  相似文献   
2.
为了改善激光打标系统中图像解算的拐点检测率,提高激光标刻质量,采用一种基于斜率差的拐点检测算法,进行了理论分析和实验验证。该算法计算出图像数据中相邻两点间偏移坐标的斜率,并以此相邻坐标点连线斜率之差作为判决条件检测提取拐点。结果表明,新算法较传统算法而言,在拐点检测更为准确的同时,具有较小的运算复杂度;应用该算法能够修正传统打标系统中存在的拐点工艺问题,使图像拐点在提取过程中能够更节省存储空间,减少了运算量。  相似文献   
3.
针对多元LDPC码扩展最小和(Extended Min Sum,EMS)译码算法收敛速度慢、运算复杂度高的问题,提出一种多元LDPC码列分层动态检泡(Dynamic Bubble-Check,DBC)译码算法。首先对变量节点按不同列重进行分层处理,译码时率先更新列重较大分层的变量节点消息,不同层之间采用串行方式进行消息传递,通过并串结合的方式降低译码迭代次数。在校验节点消息更新过程中,采用动态检泡方法减少EMS算法中的运算量,降低算法复杂度。仿真结果表明,在几乎不损失性能的前提下,该算法的平均最大迭代次数仅为EMS译码算法的50%,复杂度降低为EMS算法的50%。  相似文献   
4.
一种基于DSP的电机控制系统的设计   总被引:5,自引:0,他引:5  
随着DSP运算速度的提高和价格的下降,DSP在控制系统中应用越来越广泛,设计的这种基于TMS320F240数字信号处理器的电机控制系统,是结合F240的内部集成器件所提出的一种新的电机转速测量算法,并在串口通信中采用CRC差错检测,以软件实现了一种CRC编译码,采用较复杂的控制算法实现对电机的精确控制,该系统结构简单,外围元件少,且易于升级或更换控制算法而不必改变硬件结构。  相似文献   
5.
浮点指数运算是粒子滤波算法中的关键运算之一,在信号处理等诸多领域有着十分重要的应用,通过分析Table-driven算法,给出基于Table-driven算法实现浮点指数运算的硬件结构,并以Verilog HDL进行建模仿真及综合,同时将仿真结果与浮点DSP C6701运算结果进行比较。结果表明基于FPGA的浮点指数运算在保持一定精度的条件下,可以获得更快的运算速度。  相似文献   
6.
为了降低多元低密度奇偶校验(Low-density parity check,LDPC)码Min-max译码算法的运算量,提出一种自适应Min-max(Adaptive Min-max,AMM)译码算法.该方法以Min-max算法为基础,以每次迭代后的校验节点错误率(Check-node Error Rate,CER)为调节参数,采用自适应算法对变量节点的向量长度进行截短,去除置信度较低的分量,仅对置信度较高的分量进行更新.当CER降低到一定程度时,对校验节点个数进行自适应截短,仅对不满足校验方程的校验节点进行消息迭代更新,进一步降低AMM算法的复杂度.仿真结果表明,在相同误码性能条件下,AMM算法运算量较固定长度截短的Min-max算法减少20%.  相似文献   
7.
数字存储器可以完成数据采集、数据存储等功能,具有很广泛的应用前景。论述了以Altera高性能FPGA-EPC3C40F484I7为核心处理器的高速信号数字存储系统的硬件设计原理以及基于FPGA的数字存储系统硬件设计实现技术。详细阐述了系统架构以及各功能模块,给出了各模块硬件外围接口的连接图,重点分析了DDR2接口电路设计中的几个关键问题,并结合实际设计中遇到的问题给出了解决方法。该数字存储系统可以用于高速宽频信号的存储等方面。  相似文献   
8.
为了提高解码前传半双工中继通信系统的编码增益,提出了一种联合LDPC码编码结构及其度分布优化方法。该结构视信源和中继子码为联合LDPC码的一部分,目的端根据从信源和中继接收的消息进行联合译码,同时获得信源和中继的信息。为了分析联合LDPC码的渐进性能,推导了AWGN信道下联合LDPC码的高斯近似密度进化算法。结合译码收敛条件和度分布约束关系,提出联合LDPC码的度分布优化问题。仿真结果表明:联合LDPC码的渐进性能及误码性能优于BE-LDPC码和独立处理(SP)码。  相似文献   
9.
10.
粒子滤波器能够处理非线性和非高斯的问题,引起人们的关注。对于信道模型系数未知的平坦瑞利衰落信道下的盲信号检测,提出了一种新的粒子滤波算法,在接收导频序列阶段,利用较多的粒子数估计信道的模型系数,在信号检测阶段.利用较少的粒子数进行检测,从而构成一种新的变粒子数滤波器。这种新算法的复杂度较低,性能较好。仿真试验结果证明,无论是在高斯噪声还是非高斯噪声环境中,这种新的粒子滤波器能够达到已知信道模型系数情况下的混合卡尔曼滤波器的可比性能。  相似文献   
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号