首页 | 本学科首页   官方微博 | 高级检索  
文章检索
  按 检索   检索词:      
出版年份:   被引次数:   他引次数: 提示:输入*表示无穷大
  收费全文   5篇
  国内免费   2篇
  完全免费   2篇
  自动化技术   9篇
  2015年   1篇
  2012年   2篇
  2011年   2篇
  2009年   1篇
  2008年   1篇
  2006年   1篇
  2005年   1篇
排序方式: 共有9条查询结果,搜索用时 31 毫秒
1
1.
基于LCC的LEAP编译器设计与实现   总被引:2,自引:0,他引:2  
开发并行体系结构———LEAP之上的编译器是验证LEAP正确性和有效性的重要基础。因此 ,我们设计并实现了LEAP CC。本文全面介绍了LEAP CC的设计方案和实现过程 ,并给出了实现中的一些关键技术。最后 ,本文还就一个测试程序给出了LEAP CC的编译结果。测试结果证明 ,LEAP CC方案合理 ,功能无误。  相似文献
2.
位平面编码存储优化算法及FPGA设计   总被引:1,自引:1,他引:0  
提出一种基于子块的存储优化算法,可用于解决现有JPEG2000位平面编码器中存在的访问编码块存储器模式失配问题.采用将编码块划分成4×4的子块独立进行编码的策略,将访问同一小波系数的时间间隔从3N2Δt减少至48Δt,同时将访问编码块存储器的次数从(3K-2)N2降低至N2W.该算法不仅兼容现有各种加速技术,而且增加了子块并行的机会.基于FPGA平台实现了一种子块并行合并样本并行的位平面编码器结构,能够将编码时间复杂度从O(N2)降低至O(N),同时节省状态信息存储39%以上.实验结果表明,与目前最快的三层并行结构相比,文中设计的加速比达到了1.3.  相似文献
3.
一、中小型制造业信息化与ASP 1.中小型制造业信息化的发展是必然趋势 制造业是国民经济的支柱产业,是工业化的基础.制造业信息化是将信息技术、自动化技术、现代管理技术与制造技术相结合,利用网络技术和软件技术将生产制造的方方面面统管起来,提高工作效率,提高管理的效能.实践证明,信息化是全面提升制造业的创新能力和竞争能力的有效技术途径.  相似文献
4.
kD 树是近邻搜索中应用最广泛的算法之一,针对其性能随着空间维度的增加而迅速降低的问题,提出一种可应用到高维空间的kD树搜索算法——okD树。在该okD树的创建过程中,左右子结点之间保留重叠区域,重叠区域不参与后续的划分而是直接传递到子结点;在搜索过程中,对于存在重叠区域的子结点不进行回溯,以提高 okD树的搜索效率,不进行回溯的子结点中包含的重叠区域扩大了搜索范围,从而提高了搜索精度。实验结果表明 okD树算法的性能优于当前主流的近似kD树算法。  相似文献
5.
从系统级节能角度出发,结合天河一号超级计算机系统硬件架构特点,通过将计算、通信、冷却、供电等各种系统资源有机结合在一起,制订统一的资源管理架构,应用最近最少使用(LRU)等多种管理策略对系统资源进行集中管理,有效降低系统能耗.  相似文献
6.
由于全局自动图像配准算法计算和存储复杂度高,不易实现实时处理,为此提出一种改进的基于块的全局自动图像配准算法加速器结构(BWAGIR Ⅱ).该结构采用双组多体存储结构及优化的数据放置策略,支持在单个时钟周期内同时读取4×4插值窗口中的16个像素值;并采用定浮混合计算逻辑,以支持定点和浮点操作数的混合计算.FPGA实现结果表明,采用文中结构对5个BWAGIR Ⅱ处理单元的数据吞吐率超过258×106像素/s.  相似文献
7.
田宝华  李宝峰 《计算机应用》2011,31(12):3366-3369
提出了一种实现二维离散小波提升变换算法(2DDWT)的2×2并行结构。该结构充分利用了2DDWT算法固有的行并行、列并行、行列并行的三种并行性,有效提高了算法执行速度,同时显著降低了硬件存储需求。处理N×N图像的时间为N2/4+N/2+1,系统存储需求为3N。现场可编程门阵列(FPGA)实现结果证明了本设计的正确性和有效性。  相似文献
8.
为研究层合板的破坏过程,用APDL编程,自定义复合材料的单元破坏判据,分析[90°/±45°/0°s]铺排方式的层合板破坏过程.建立层合板宏观和微观的ANSYS模型,分析对比其破坏应力.结果表明:宏观模型破坏应力与微观模型破坏应力略有差别,但微观模型能更直观地给出层合板破坏的动态过程.APDL编程方法可拓展ANSYS有限元程序对复合材料的强度计算.  相似文献
9.
各种并行位平面编码算法极大提高了上下文/符号数据对的产生速度,与此同时,算术编码算法的串行本质却严重限制了这些数据对的编码速度。因此,算术编码器(AE)已经成为JPEG2000系统的瓶颈问题。本文分析了现存各种算术编码器结构的缺陷,并提出了一种优化的单输入三级流水线结构。FPGA实现结果表明,本文结构以最小的硬件代价(1100 ALUTs和365 registers)获得了最优的实际数据吞吐率((133N)/(N+2))。  相似文献
1
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号