加速路径时滞故障的强健测试产生

探讨如何利用针对固定型故障测试产生的比较成熟的算法，结合时滞故障的特点，进行路矩时滞故障的强健测试产生，在十值逻辑完备的基础上，提出最大输入组的概念，减少测试过程中不完善和重复的选择；给出多路回退过程中的目标传播规则，以减少传播过程中的目标个数，加快回退速度；改进了路径敏化方法，强调了对局部结果的保存和利用，减少重复计算，探讨了时滞测试中ＸＯＲ／ＮＸＯＲ门的直接处理方法，在ＦＡＮ算法基础上，实现了     

门时滞故障大小的计算

本文提出了一种简化的八波形方法,以描述门时滞故障模拟中的实际波形,并给出了波形的计算方法。八波形方法充分考虑了门输出波形的类型与输入波形的类型和时间因素的关系,比较精确地反映了故障模拟中的实际波形。在八波形描述的基础上,提出了一种δ—事件驱动的故障模拟算法,以确定被测门时滞故障的大小。     

无线网络节点的均匀性度量

考虑到无线传感器网络定位精度除受节点密度和覆盖程度影响外,锚节点分布的不均匀性是一个重要影响因素,对基于近似偏差的网络节点分布均匀性度量方法进行了改进,提出了定量描述锚节点均匀程度的Gabriel图和Voronoi图相结合的均匀性测度(GVGUM)方法,GVGUM方法使用Gabriel边表征节点的疏密,使用Voronoi单元的面积表征节点控制区域的大小,比基于近似偏差的方法能更好地表征节点的均匀程度。     

基于BDD的组合电路等价性检验方法

文章分析了目前常用的等价性检验方法的特点，包括功能性和结构性的验证方法，讨论了基于二叉判决图（BDD）的组合电路等价性检验方法，并分析了等价性检验过程中的误判问题及其消除方法，然后给出了一种关于带黑匣子的部分实现的隐式等价性检验方法，实验结果表明了该方法的有效性。     

极小布尔不可满足子式的提取算法

研究了极小布尔不可满足子式的提取算法,它分为近似算法和精确算法两种．文中就精确算法提出了局部预先赋值的优化方案,并且在理论上证明了该算法的正确性;通过实验显示了此算法可以获得更高的效率．通过模拟实验观察到,利用完法计算法进行近似提取的一个有趣现象,即随着公式密度的增加,算法的提取误差会趋于下降．     

基于遗传算法的最大开启电流估计

集成电路设计进入深亚微米阶段后,静态功耗成为低功耗设计中的一个瓶颈．电源门控法可以同时有效地降低动态功耗和静态功耗,是一项具有广阔应用前景的技术．电源门控电路的最大电流是由最大开启电流和最大的正常运行电流决定,它是电路设计的一个十分重要的参数,如何对它进行快速准确的估计已经成为一个新的问题．另外,冒险功耗是电路整体功耗中非常重要的组成部分,该文通过研究发现,在电路开启阶段同样存在冒险,同时消耗了大量的能量．文章考虑了组合电路的冒险现象,提出了一种基于遗传算法的最大开启电流的估计方法,对ISCAS85电路的实验结果表明,电源门控电路的开启最大功耗可能比正常情况下的最大功耗还要大．该文的方法具有较小的复杂性,可以仅用随机模拟的2．77％的时间,获得12．90％的最大开启电流值增量。     

基于数据预取的多核处理器末级缓存优化方法

末级缓存的性能已成为影响多核处理器整体性能的关键因素.基于多核处理器在处理并行程序时各处理器核访存行为的相似性,提出一种降低访存缺失率的数据预取方法.首先记录各处理器核的访存缺失历史;然后通过分析历史信息预测各处理器核之间末级缓存缺失的关联关系,采用数据预取的方式,在处理器核出现读缺失之前为其末级缓存提供数据块.实验结果表明,对于4核和16核处理器系统,该方法可以分别降低末级缓存缺失率9.8％和18.4％,提高性能4.0％与12.4％.     

容错深度学习加速器跨层优化

容错深度学习加速器是保障高可靠深度学习的基石,也是深度学习应用于安全关键领域如宇航、机器人等面临的一个关键环节. 然而,深度学习计算和访存都非常密集,传统基于冗余计算的容错方法直接应用于深度学习加速器的容错设计会导致严重的功耗、芯片面积等硬件资源开销. 为此,从神经元计算任务和神经元的数据位宽2个维度挖掘深度学习模型对于故障的敏感度差异,并利用这些差异从架构和电路层分别对于敏感的部分提供更多的保护以降低容错代价. 同时,利用深度学习自身的容错特性,通过限制量化缩小电路层需要保护的电路逻辑规模. 最后,利用贝叶斯优化协同优化算法、架构和电路的跨层设计参数,在保障深度学习可靠性、精度以及性能的前提下,最小化硬件资源开销.