排序方式: 共有12条查询结果,搜索用时 17 毫秒
1.
2.
值预测和指令重用是通过开发程序执行结果的冗余来解决数据相关的两种不同的新技术。本文首先从这两种新技术的原理出发,深入剖析了它们的技术特性,然后研究了它们与微体系结构其它特征间的相互影响,最后评估了这些技术对微处理器性能的影响。 相似文献
3.
本文介绍了采用纯数字相位合成法设计的高性能时钟50%占空比调节电路PB-DCC(Phase-Blending Duty-Cycle Corrector).相比于传统的占空比调节方式,此电路通过采用SMD(Synchronous Mirror Delay)技术具有较强的抗PVT(Process,Voltage and Temperature)变化的能力,输出时钟和原时钟完全同步和较快的调节速度等特点.经0.13μm CMOS工艺版图实现后HSPICE模拟表明,该占空比调节电路对占空比在10%~90%范围内的400MHz时钟能在4个周期内完成调节,输出时钟占空比为48%~52%. 相似文献
4.
同步数字系统时钟分布及偏斜补偿技术研究 总被引:1,自引:0,他引:1
本文从时钟系统的两个主要参数——时钟偏斜和抖动对系统性能的影响入手,对现有的高性能VLSI同步数字系统中的时钟分布网络和偏斜补偿技术进行了研究和分类,并从体系结构、偏斜补偿的精度、抖动、功耗以及实现的难易度等方面对各种补偿技术进行了比较和分析。 相似文献
5.
本文从研究静态相位误差对DLL(Delay-Locked Loop)环路的影响入手,基于Hogge和Alexander结构鉴相器,设计了一款用于30相500MHz DLL的新型高精度鉴相器.与传统的线性鉴相器和二进制鉴相器相比,文中提出的新型鉴相器电路既具有理想线性鉴相器的特点,又解决了电荷泵开启死区的问题,消除了电流舵结构的电荷泵因电流失配带来的静态相位误差.对该鉴相器电路进行0.13μm CMOS工艺下的版图实现,版图之后的仿真结果显示:该鉴相器能正确鉴别1ps以上的相位延迟差,鉴相的精度高达0.18°,完全满足设计要求. 相似文献
6.
时钟系统的稳定性直接决定了在不同操作环境下时钟偏斜值的大小,并影响芯片的可靠性,因此讨论了时钟偏斜补偿电路的设计与实现技术,为提高时钟系统的稳定性并提高在不同操作条件下的可靠性,从电路设计、版图实现的角度采取了有效措施,有效提高了芯片的可靠性。 相似文献
7.
8.
简要介绍国内冶金工业活性石灰应用及生产发展过程,着重介绍套筒竖窑石灰焙烧技术、不锈钢分公司套筒竖窑生产线设计特点.套筒竖窑石灰焙烧工艺合理、产品质量高、窑体设备简单、作业率高、自动化程度高且安全、环保、节能.不锈钢分公司该生产线在设计时从设备、耐材及三电控制系统方面进行了优化.上料设备易磨损处增加了聚氨脂衬板,换热器增加了自动清灰和排灰装置,主排烟风机布置在室外,并采用滑动轴承和稀油润滑;耐火材料选用了镁铝尖晶石砖及高纯莫来石;控制系统选用通用的电气仪表一体的施耐德PLC.这些优化可为国内套筒竖窑技术的推广应用提供新的思路和帮助. 相似文献
9.
值预测是通过推断执行来提高ILP的有效技术之一,但实现其预测模型的硬件成本和功耗却是制约它的两个主要因素。本文从实现值预测的底层电路入手,着重探究了启用值预测时功耗的主要来源,并从性能与功耗比率的角度对目前值预测中采用的几种预测模型进行了比较和评估。 相似文献
10.
全数字90°移相器设计 总被引:1,自引:0,他引:1
提出了基于相位合成法设计的一种简单高性能的时钟占空比调节器PB-DCC(Phase-Blending Duty-Cycle Corrector),用以产生系统需要的高质量时钟。此电路不包含任何反馈环路,根据数控延迟线和脉冲电路的特性采用纯数字方式实现。经0.13μm工艺绘制版图并提取参数后的SPICE模拟结果表明该占空比调节器在200MHz~400MHz频率范围内工作稳定,对占空比在10%~90%范围内的时钟能进行高精度的调节,输出时钟占空比偏离50%在2%以内。 相似文献