基于DRFM的脉冲多普勒雷达组合干扰及其效能评估

脉冲多普勒雷达具有较强的抗干扰能力，对其实施有效干扰有一定的困难。本文仿真研究了两种基于数字射频存储器的脉冲多普勒雷达组合干扰技术，并分别提出了脉冲多普勒雷达压制性干扰和欺骗性干扰的干扰效果度量方法，该方法在具体应用场合更贴近于干扰抗干扰的动态对抗过程。     

FPGA中浮点乘法器的实现

该文设计的适合于在FPGA中实现的乘法器结构,采用自定义的26位浮点数据格式,利用改进的基4Booth编码方式,以及CSA和4-2压缩器综合的Wallace 树形结构,在尾数的舍入中应用基于预测和选择的快速舍入方法,优化了乘法器的性能.最后给出在PFGA中的仿真结果,验证了设计的正确性,并和32位浮点数据格式的运算结果作比较,发现本设计不但减少占用FPGA内部资源,而且加快了运算速度.     

最大相关系数准则下的子带域宽带雷达杂波抑制与距离像增强

针对宽带雷达回波存在目标多普勒色散问题,该文提出了一种子带域宽带雷达杂波抑制与目标距离像增强的方法。过采样DFT调制滤波器组将宽带雷达回波分为若干子带,每个子带内的多普勒色散可以忽略,从而可以通过对相参回波序列的加权处理实现杂波抑制和目标回波的增强,然后将各子带的处理结果通过综合滤波器组重构得到增强的目标距离像。以重构距离像与参考距离像的Pearson相关系数最大为准则(MPCC),导出了最优权矢量;最优权矢量与目标距离像有关而无法实现,在高信噪比条件下对其简化得到可实现的最小方差无失真响应(MVDR)权矢量。理论分析和仿真实验证明了该文提出的方法在抑制杂波的同时可实现目标距离像的增强。     

FPGA与DSP的高速通信接口设计与实现

对ADI公司TigerSHARC系列的两种典型DSP芯片TS101[1]和TS201[2]的链路口性能进行了分析和比较,并给出了FPGA与这两种DSP芯片通过链路口进行双工通信的设计,为FPGA+DSP实时处理系统的内部数据通信提供了更加稳定和完善的通道。     

一种MTD的优化设计及实际应用

根据某型雷达的具体情况，MTD的滤波器组采用了切比雪夫加权设计方法，对相关的信号处理方法如恒虚警检测等关键问题作了讨论。测试结果表明，该MTD系统对地杂波的抑制比大于55dB，对动杂波的抑制比大于45dB，能够达到较好的动目标检测效果。     

基于SIRP法的相干K分布海杂波仿真

球不变随机过程法（Spherically Invariant Random Process,SIRP）允许对杂波的边缘概率密度函数和自相关函数独立进行控制,且高阶概率密度函数可以显式表达,从而克服了无记忆非线性变换法（Zero Memory Nonlinear,ZMNL）对自相关函数的影响。文中提出了一种采用相干脉冲雷达的杂波功率谱模型并结合SIRP法产生相干K分布海杂波的方法,对以往的模拟方法作了改进。仿真结果证明了该方法的有效性。     

快速子空间分解方法及其维数的快速估计

提出一种快速子空间分解方法.该方法只需要知道某一期望信号的训练信号就可以实现信号子空间和噪声子空间的快速估计.给出快速确定子空间维数的方法.子空间维数的估计和子空间的快速分解是同时进行的.本文方法只需要多级维纳滤波器的前向递推,不需要估计协方差矩阵和对其作特征值分解,所以运算量可以明显地降低,而估计的性能接近于常规方法.最后,仿真结果验证了方本文法的有效性.     

改进型遗传算法的滑动参差MTI滤波器设计

介绍了基于改进型遗传算法的滑动参差MTI滤波器优化设计。采用滑动脉冲的方式进行MTI滤波器设计,利用改进型遗传算法搜索最优参差码,有利于检测陷在滤波器第一零点里的弱目标。同时该滤波器可形成凹口以滤去杂波,并将盲速推到3倍音速以外。由于采用改进型遗传算法对参差码进行搜索,使运算量大大减少。仿真结果和性能分析验证了算法的可行性和有效性。     

基于并行算法的自适应滤波原理及其性能分析

与普通的滤波器结构相比,并行滤波器具有数据吞吐率高、系统功耗低等优点.本文通过将单输入单输出滤波算法变换为双输入双输出算法,分析了并行自适应滤波原理,给出了并行LMS算法,讨论了该并行算法的主要性能指标.计算机仿真实验验证了本文的理论分析结果.     

一种新的FIR滤波器脉动实现结构

为了提高FIR滤波器的处理速度,一个主要手段是并行处理技术.并行处理除了可以提高运算速度外,还可以提高FIR滤波器的数据通过率以及降低系统功耗.本文首先从多项式分解角度给出一种FIR滤波器的并行结构.通过对此并行FIR滤波器的分析,提出了一种新的FIR滤波器的脉动实现结构.这种结构与一般的实现FIR滤波器的脉动结构相比具有规模小、能适应更高处理速度的优点.