排序方式: 共有34条查询结果,搜索用时 15 毫秒
1.
针对三维芯片中硅通孔(through-silicon via, TSV)的准确电学建模问题,本文提出了一种电阻电容(RC)电路模型以及相应的有效参数提取技术。该电路模型同时考虑了半导体效应与静电场影响,适合于低频与中频的电路信号范围。该方法采用一种基于悬浮随机行走(floating random walk, FRW)算法的静电场电容提取技术,然后将它与刻画半导体效应的MOS电容结合,形成等效电路模型。与Synopsys公司软件Sdevice所采用的对静电场/半导体效应进行完整仿真的方法相比,本文方法计算效率更高,并且也能处理一般的TSV电路版图。对多个含TSV的结构进行了计算实验,结果验证了本文方法在从10KHz到1GHz频率范围内的建模准确性,也显示出它相比Sdevice方法最多有47倍的加速比。 相似文献
2.
3.
4.
5.
为了进一步提高集成电路互连寄生参数提取和电路时延分析的准确性,实现基于准确场求解器的线网寄生参数提取,提出一种快速、准确的集成电路版图数据转换方法.该方法读入二维GDSII版图数据和垂直工艺信息,基于一种扫描线算法判断导体块之间是否连接或重叠;然后利用链表、并查集等数据结构有效地描述三维互连结构及导体间连通关系,为后续电容提取和互连时延分析提供必要信息;最后输出电容提取场求解器所需的三维互连结构数据.基于实际版图的实验结果表明,文中方法比基于多边形两两判断的算法快4~7倍,且加速比随处理版图规模的增大而增大;该方法整体上具有O(nlog n)的时间复杂度,其中n为导体块数目,能够快速处理含1万块以上导体的大规模集成电路设计版图. 相似文献
6.
针对随机工艺变动引起的统计寄生参数提取问题,采用Hermite多项式配置法提出加权主元分析技术来对随机变量进行消减,以减少独立变量数目,提高计算效率.在此基础上,利用并行计算技术,进一步减少统计寄生参数提取的运行时间.数值实验结果表明,相对于普通的主元分析,采用文中的加权主元分析能在同等精度情况下使寄生参数提取速度提高几倍至几十倍,而在含8个CPU计算机上的并行计算也取得了6.7倍的加速比. 相似文献
7.
现有处理器芯片设计主要使用性能导向的设计方法,基于多步骤反复迭代的EDA技术进行性能-面积-功耗综合优化,导致极高的研发成本、周期及技术门槛.借鉴面向对象软件设计思想,以敏捷度(开发周期、开发成本和复杂度)为新的导向指标,在兼顾性能和可靠性的前提下,提出以面向对象体系结构(object-oriented architecture,OOA)设计范式为基础的处理器敏捷设计方法.OOA设计方法旨在通过设计范式、语言与EDA工具,实现通用处理器CPU和专用处理器XPU体系结构细粒度对象的易分解、易组合和易扩展.详细梳理了 OOA各技术领域的研究现状,并深入探讨了现有处理器设计方法向OOA设计目标转化存在的诸多挑战. 相似文献
8.
片级三维寄生电容的并行提取算法 总被引:1,自引:0,他引:1
随着多核CPU和分布式机群的日益普及,并行计算被日益广泛地应用于科学与工程实践中,以解决复杂的数值模拟问题.提出片级三维寄生电容的并行提取算法,它基于三维层次式块边界元素法,应用双向重叠组合思想将芯片划分为4类大小不同的"窗口";采用可变长的动态混合队列进行静态/动态结合的任务调度方法将全部"窗口"分配到不同进程,并在稀疏矩阵求和及进程间的规约求和运算中采用了提高并行效率的技术,达到了较好的负载平衡和较高的加速比.在分布式机群上采用消息传递接口编程的实验,验证了文中算法的有效性. 相似文献
9.
虚拟多介质是一种基于直接边界元的寄生电容快速提取方法。介绍复杂互连寄生电容器的结构及对其实现虚拟多介质切割的方法。实际算例表明,该算法可靠,并有较高效率。 相似文献
10.