高准确率的应用程序行为分析方法

模拟是体系结构研究的重要手段.由于模拟的速度非常慢,有研究提出利用动态二进制翻译技术(DBT)提取程序的代表性模拟点,对代表性模拟点进行详细模拟即可获取程序的准确性能参数,从而缩短模拟时间.然而相关研究并未考虑DBT方法对模拟结果准确度的影响.实验发现,对于某些程序,DBT加速方法会给模拟结果带来近20％的误差.为消除...     

推测执行中值预测与指令重用技术的研究与分析

值预测和指令重用是通过开发程序执行结果的冗余来解决数据相关的两种不同的新技术。本文首先从这两种新技术的原理出发，深入剖析了它们的技术特性，然后研究了它们与微体系结构其它特征间的相互影响，最后评估了这些技术对微处理器性能的影响。     

多处理器芯片体系结构研究

随着超大规模集成电路工艺和超级计算技术的发展，作者认为在单个芯片内集成多处理器系统将成为可能。本文详细讨论了多处理器芯片的分类和结构，着重阐述了同构型多处理器芯片的主要研究方向，并对同构型多处理器的可行性作出了分析。     

平方根迭代算法及其初值选择

本文研究了平方根迭代算法,提出了选择最佳迭代初值的标准,并导出了计算公式。结合CRAY-1机的特点,对其SQRT标子的计算方案进行了改进,使计算速度提高15％～35％。     

片上二级cache漏流功耗控制策略研究

 随着工艺尺寸缩小和处理器频率的提高,大容量的片上L2 cache成为处理器漏流功耗的主要来源.提出的保守多状态(C-SP&;SD)和推断多状态(S-SP&;SD)两种L2 cache漏流功耗控制策略能够将状态保留(State-Preserving)与状态破坏(State-Destroying)两种低功耗模式相结合.如果一个数据在多级cache存储层次中存在多个副本,那么只保留一个副本处于活跃状态,其他副本均被转换到低功耗模式,并且在不显著影响处理器性能的前提下尽可能转换到更低功耗的状态破坏模式.与传统的L2 cache漏流控制策略相比,C-SP&;SD策略以较小的处理器性能损失换取较大的L2 cache漏流功耗节省,而S-SP&;SD策略则实现了最优的L2 cache漏流功耗节省和处理器能量效率.     

流水线向量机浮点运算精度控制

本文在深入分析ＣＲＡＹ类巨型机浮点运算精度的基础上，设计了精度更高的流水线向量机浮点支运算精度控制方案。     

指令cache体系结构级功耗控制策略研究

 随着工艺尺寸缩小及处理器频率提高,功耗问题已成为当代微处理器设计面临的主要挑战.传统的指令cache(I-Cache)功耗控制策略一般只单独降低指令cache的动态或者静态功耗.提出的两种改进的功耗控制策略,基于昏睡指令cache体系结构,能够更有效地同时降低指令cache的动态和静态功耗.一种称作"使用双预测端口路预测器的多路路预测策略",另一种称作"基于分阶段访问cache的按需唤醒预测策略",分别用于处理器前端流水线级数保持不变和可以增加额外前端流水线级数两种情形.实验结果表明:与传统的策略相比,提出的两种策略具有更优的能量效率,可以在不显著影响处理器性能的前提下,更有效地降低指令cache和处理器的功耗.     

Pentium系统采用SSRAM／SDRAM存储器的性能分析

ＳＤＲＡＭ，ＳＳＲＡＭ对于平衡存储器和ＣＰＵ的带宽，实现主存的猝发访问，提高系统性能价格比有重要意义，本文基于Ｐｅｎｔｉｕｍ处理器，讨论了高速缓存和主存采用ＳＳＲＡＭ，ＳＤＲＡＭ的不同系统实现方法及相对性能，不同的系统实现就是在性能，价格和设计复杂性之间的取舍，此分析同样适用于任何嵌入式一级高速缓存的处
处理器。     

一种三级寻址可变结构向量寄存器的初步探讨

本文针对巨型计算机中设置面向多条流水线功能部件的大容量的程序可编址的向量寄存器的情况,提出了一种三级寻址可变结构向量寄存器的设计思想,讨论了在设计中确定参数(n,m,1)时需考虑的因素:并给出了可用于实际的两个例子。用三级寻址可变结构向量寄存器的设计思想设置向量寄存器,其寄存器的个数和向量处理的长度是可变的,不同的向量长度确定不同的向量寄存器结构。改变向量长度只需给出相应的参数,向量寄存器的结构则自动跟随变化。例如向量寄存器的总容量为8192字时,若向量长度分别确定为32,64,128,256,512,1024时。则其可用的向量寄存器个数相应为256,128,64,32,16,8,并且其结构可以动态地组合,因而使用起来灵活方便。用三级寻址可变结构向量寄存器的设计思想来设计向量寄存器,非常适宜于采用大容量的RAM组件,并且设计的向量寄存器具有总容量大,程序可编址的寄存器个数可以足够多(如256个)及一条指令可处理的向量长度可以较长(如1024)等特点。若将其与常规的两级寻址固定结构的向量寄存器相比,则具有器材省、体积小、成本低、效率高的优点。     

密码处理ASIP中的置换加速

密码处理ASIP是针对密码算法处理的专用微处理器体系结构,结构设计的重点是怎样良好地匹配算法要素和算法结构.置换是对称密码算法中重要的编码环节,在密码处理ASIP结构下加速置换要尽量减少使用非共用硬件,开发处理并行性,适应各种位宽置换的处理要求.通过对分组算法置换特性的深入分析,在提出的密码处理ASIP结构下,构造了加速置换操作的部件结构和互连结构,设计了专用的指令,给出了性能和实现结果,证明置换加速机制高效、低代价、通用性强.