排序方式: 共有43条查询结果,搜索用时 15 毫秒
1.
传统的验证平台编写复杂,且难以在不同设计之间重用。采用SystemVerilog支持的VMM验证方法学,并结合带约束的随机验证和覆盖率驱动的验证技术,构建可重用验证平台,完成对UART模块的验证。与直接测试方法相比,该验证平台不仅能够有效提高验证效率,而且在模块级和系统级验证过程中,能够重用该验证平台或验证组件。 相似文献
2.
为了解决通用RISC微处理器进行指令扩展时开发难度大的问题,提出一种在处理器上增加指令扩展接口的方法。消除增加指令扩展接口以后的数据冲突是该方法的关键技术。如果不能有效解决数据冲突,将导致处理器运行出错或效率下降。介绍了处理器增加指令扩展接口以后的结构,把处理器通用指令和扩展指令按运算结果产生时刻分为两种类型,分析执行不同类型指令发生数据冲突的情况,最后设计完成数据定向通道。编写程序测试处理器指令扩展和处理数据冲突的功能。测试结果表明,处理器增加指令扩展接口以后能够实现指令扩展并且能够有效处理数据冲突。 相似文献
3.
一种基于FPGA的PCI加密卡设计 总被引:1,自引:0,他引:1
利用FPGA设计实现了一种基于PCI总线接口的纯硬件加密卡,为PC机提供加密、签名等服务。对采用VHDL描述的PCI接口IP软核及其应用方法进行了分析;采用VHDL设计了3DES、MD5等算法模块,并设计了其与PCI接口IP核之间的通信控制模块;利用QuartusⅡ进行仿真、综合后,下载到加密卡上的FPGA配置芯片,将上述各个模块集成在一片FPGA上予以实现;最后,采用VC++为加密卡设计了驱动程序和测试程序,并对整个加密卡工作进行了功能测试。 相似文献
4.
5.
高可靠性是高性能片上网络路由器发展的重要方面,针对目前虚通道动态分配式路由器端口易发生故障的问题,提出了一种基于端口故障粒度划分的容错路由器设计。首先,结合虚通道动态分配方式的特殊性以及故障发生特性,建立了一种粒度划分的端口故障与拥塞预测模型;然后在此模型的基础上结合实时故障检测方法设计相关容错电路,增加邻端口共享模块,设计容错读写指针控制逻辑电路;最后依据设计的电路提出容错与拥塞缓解方案。实验结果表明,在各种端口故障模式下,该路由器均能保持较好的容错特性,性能衰减较小,并且具有较好的性能提升与面积开销比。 相似文献
6.
为证明未加抗功耗分析措施的AES密码芯片容易受到相关性功耗分析威胁的事实,提出了针对AES密码芯片的相关性功耗分析(CPA)方法,并进行了CPA功耗分析攻击实验.通过提取AES密码算法硬件结构中的关键寄存器信息,利用适当的功耗模型将这些信息转换为模拟瞬时功耗信息,并与采用实际测量装置测量的功耗信息进行相关性分析实验.实验成功破解了AES密码芯片中的最高8比特密钥值.实验结果表明了未加防御措施的AES密码芯片面临CPA攻击时的脆弱性. 相似文献
8.
9.
探讨了基于SystemC的事务级建模方法,并结合SoC片上总线,以DVB-C数字电视机顶盒给出建模实例.基于SystemC的SoC总线模型有效克服了SoC软硬件协同设计的时间瓶颈问题,提高了开发效率,缩短了产品的开发周期.目前该系统正处于板级调试过程中. 相似文献
10.
文章提出了一种抗噪声的语音特征。首先让语音信号的功率谱通过一组带通滤波器,再计算各滤波器输出的差分值。理论分析和实验一致证明,以此作为语音信号的特征,可以大幅度提高语音识别系统在噪声环境中的性能。 相似文献