一种降低DSP芯片总线功耗的设计方案*

介绍了一种低功耗总线设计方案,在设计方案中提出了一种新的编码算法,并将其与一种低功耗译码器结合来降低总线的功耗。试验中选取了一些常用的DSP算法,结果证明这种方法可以有效降低DSP处理器中数据总线和地址总线的功耗,平均可达到对数据总线降低21.56 %和对地址总线降低40.29%。     

芯片样品验证平台自适应和同步测试功能的设计与实现

目前,芯片设计公司在对量产级的芯片进行样品验证时,传统的样品验证方法大多是基于芯片自身特点来设计相应的测试设备,然后通过测试夹具对芯片样品逐一测试,不同的芯片会设计不同的测试设备。提出了一种自适应且可同步测试的样品验证平台方案,既可以实现同时测试多颗芯片,也可以对不同接口的芯片进行测试;既可以进行可靠性实验测试,也可以进行其他功能的测试,大大节省了测试设备的维护成本,提高测试效率。     

基于卡方检验的随机数在线检测方法的实现

随着信息安全与通信技术的发展,随机数在安全芯片、保密通信等领域得到了广泛应用。为提高随机数在线检测速度,针对128 bit、256 bit和512 bit中每种随机数检测长度,通过推导去除卡方检验公式中计算复杂的部分,得到易于硬件实现的公式,并对公式进行硬件优化与实现。通过VCS和Verdi仿真,验证了设计的正确性。采用Design Compiler工具,基于UMC55工艺库,将设计综合,得到了面积为1 411 GE(等效与非门数)的128 bit卡方模块。在实现较小面积的同时,达到了较为显著的优化效果。512 bit卡方模块与软件实现对比,速度提升50.08%,达到较高的随机数在线检测速度。该模块适用于需求较小面积和较高速率的硬件实现场景。