基于CPLD的CCD相机数据存储的时序设计

介绍采用美国SMD公司的4M4CCD相机设计的空间成像系统的组成结构,重点介绍基于CPLD的CCD相机数据存储的时序设计。在设计中选用复杂可编程逻辑器件CPLD作为硬件设计平台,采用硬件描述语言VHDL编程实现,产生CCD相机存储所采集图像数据的存储器工作所需要的时序信号,在通过Max PlusⅡ环境下进行仿真验证后,设计的时序电路下载到CPLD器件中。经CCD相机系统成像验证该设计满足技术要求。     

相关双采样技术在航天相机中的应用研究

针对时间延时积分电荷耦合器件的视频处理电路,介绍了一种有效抑制噪声的技术——相关双采样技术;讨论了相关双采样技术的工作原理及其对时间延时积分电荷耦合器件读出噪声的滤除作用。实际中,采用一种新的相关双采样器件设计电路,并经过试验验证。通过采用该技术,使时间延时积分电荷耦合器件输出视频信号的信噪比S/N高达50dB。     

基于FPGA的TDICCD驱动时序设计

在分析TDICCD器件驱动时序关系的基础上.设计了可选积分级数的驱动时序发生器.作为卫星上的有效载荷.TDIC-CD成像系统可以根据不同的光照条件及探测分辨率的需求,选择不同积分级数,提高成像系统的灵敏度.选用现场可编程门阵列(FPGA)作为硬件设计平台,使用VHDL语言对驱动时序发生器进行硬件描述,采用Quartus Ⅱ对所设计的驱动时序发生器进行了仿真.系统测试结果表明.所研制的驱动时序发生器可以满足TDICCD驱动要求.     

积分时间和级数分别可调的TDI CCD驱动器

在分析TDI CCD器件驱动时序关系的基础上,设计了积分时间和级数分别可调的驱动时序发生器.作为卫星上的有效载荷,TDI CCD成像系统可以根据不同的光照条件及探测分辨率的需求,选择不同的积分时间和级数,提高成像系统的灵敏度和信噪比.选用现场可编程门阵列(FPGA)作为硬件设计平台,使用VHDL语言对驱动时序发生器进行硬件描述,采用QuartusⅡ对所设计的驱动时序发生器进行了仿真.系统测试结果表明,所研制的驱动时序发生器可以满足高分辨率TDI CCD相机的驱动要求.