首页 | 本学科首页   官方微博 | 高级检索  
文章检索
  按 检索   检索词:      
出版年份:   被引次数:   他引次数: 提示:输入*表示无穷大
  收费全文   51篇
  免费   7篇
  国内免费   23篇
综合类   4篇
无线电   1篇
一般工业技术   1篇
自动化技术   75篇
  2019年   1篇
  2014年   1篇
  2012年   2篇
  2011年   2篇
  2010年   4篇
  2009年   3篇
  2008年   6篇
  2007年   2篇
  2006年   6篇
  2005年   7篇
  2004年   9篇
  2003年   4篇
  2001年   2篇
  2000年   6篇
  1999年   3篇
  1998年   4篇
  1996年   2篇
  1995年   5篇
  1993年   1篇
  1992年   7篇
  1990年   3篇
  1985年   1篇
排序方式: 共有81条查询结果,搜索用时 15 毫秒
1.
一种支持多重循环软件流水的寄存器结构   总被引:1,自引:0,他引:1  
容红波  汤志忠 《软件学报》2000,11(3):401-409
寄存器结构及其分配是软件流水算法的关键之一.为支持多重循环的软件流水,该文提出一种新颖的寄存器结构:半共享跳跃式流水寄存器堆.它可以有效地解决多重循环软件流水下的特殊问题,即:同层次和跨层次的寄存器重命名问题以及断流问题;有效地消除外层循环的体间读写相关,提高程序的指令级并行度.它有3种分配方式可供灵活使用:单个寄存器、流水寄存器和寄存器组方式.流水寄存器方式对生存期确定的、局限于一个循环层次的寄存器重命名问题提供简单而有效的支持.寄存器组分配方式解决了多重循环软件流水时变量生存期不确定的情况.跳跃操作为  相似文献   
2.
个人数字助理是一种计算机、通信和消费类电子相结合的产品,其操作系统是存储于内存中的嵌入式操作系统。本文介绍了该产品的系统设计、硬件配置、应用程序功能设计。  相似文献   
3.
本首先提出一个能够支持多分支循环程序最优执行的VLIW体系结构模型,然后在这个模型的基础上设计了一个新的主要用于数字信号处理及图象处理应用领域的单片体系结构-URPR-2。在这个体系结构中,属于不同路径和不同循环体的多个分支操作可以在一个节拍内同时被执行,因此可以在更大范围内开发指讼级并行性,同时还提出了一个种叫作流水控制黑板的机制来支持条件分支操作。URPR-2不仅能够以很高的速度执行只含有基  相似文献   
4.
运行时优化在程序运行期间,根据采集到的相关信息,确定程序的热点并进行优化,从而加速程序的执行。然而,运行时优化本身有一定的开销,有时候会抵消甚至超出优化得到的效果。该文设计和实现了一个基于SMP/IPF(英特尔安腾系列)/Linux架构的自适应二进制代码优化/编译框架,其中包含了运行时优化。分析了运行时优化的阶段和开销,并介绍了在设计和实现该框架的过程中,为减小这种开销所提出的思路和采用的方法。  相似文献   
5.
指令级并行程序执行模型   总被引:1,自引:0,他引:1  
提出了一种形式化的指令级并行程序执行模型,ILPPEM不仅可以描述程序实际执行过程的行为,也可以描述编译和执行时不确定的时间变化所造成的可行执行过程的行为;同时提出了程序执行的同构概念,并证明了可行程序执行必与一个实际程序执行同构,从而为并行程序编译和验证提供了理论依据。  相似文献   
6.
本文提出了一个新型的能够高效率地支持带有分支的循环运行的MIMD体系结构。这一体系结构在软件流水技术的支持下,能够灵活地处理循环中的分支对循环并行执行所产生的不利影响。从而在运行循环时,在时间效益及空间效益上都达到极优。本文在介绍体系结构之后,还将介绍其优化编译器的初步构造。  相似文献   
7.
提出了一套全新的微机接口实验仪。该实验仪利用PCI主模式控制芯片Plx9054在PCI总线上扩展出一个8位教学用微机实验总线(E-Bus),并在该总线上设计了一个EDA的开发平台和一套软件开发包。学生即可以利用该E-DA平台和软件开发包在E-Bus上设计各种PC机接口。该文首先描述了E-BUS的扩展方法和EDA开发平台的组成原理,然后给出了一个键盘接口的例子对实验步骤做了详细描述,最后与国内同类产品进行了比较。  相似文献   
8.
VHDL语言设计可综合的微处理器内核   总被引:3,自引:0,他引:3  
详细介绍了用VHDL语言设计可逻辑综合的教学实验用CPU的过程。CPU指令系统构架采用RISC结构,设计上使用结构化编程方法,将CPU内核按照功能划分为不同的模块,采用VHDL语言设计每一个模块的内部功能和外围接口。所有的功能模块组合起来后,通过EDA工具进行CPU内核的逻辑综合和功能仿真,最后在可编程逻辑器件上实现这个完整的CPU内核。  相似文献   
9.
本介绍一个采用VLIW超长指令字体系结构的高性能单片多处理机,在这个体系结构中采用流水寄存器堆来消除循环程序内的数据相关,从而使程序能够在指令级以极高的并行度并行运行。模拟实验结果表明这个体系结构具有很高的运算速度和很好的性能价格比。  相似文献   
10.
Abstract Multi-core digital signal processors (DSPs) are widely used in wireless telecommunication, core network transcoding, industrial control, and audio/video processing technologies, among others. In comparison with general-purpose multi-processors, multi-core DSPs normally have a more complex memory hierarchy, such as on-chip core-local memory and non-cache-coherent shared memory. As a result, efficient multi-core DSP applications are very difficult to write. The current approach used to program multi-core DSPs is based on proprietary vendor software development kits (SDKs), which only provide low-level, non-portable primitives. While it is acceptable to write coarse-grained task-level parallel code with these SDKs, writing fine-grained data parallel code with SDKs is a very tedious and error-prone approach. We believe that it is desirable to possess a high-level and portable parallel programming model for multi-core DSPs. In this paper, we propose OpenMDSP, an extension of OpenMP designed for multi-core DSPs. The goal of OpenMDSP is to fill the gap between the OpenMP memory model and the memory hierarchy of multi-core DSPs. We propose three classes of directives in OpenMDSP, including 1) data placement directives that allow programmers to control the placement of global variables conveniently, 2) distributed array directives that divide a whole array into sections and promote the sections into core-local memory to improve performance, and 3) stream access directives that promote big arrays into core-local memory section by section during parallel loop processing while hiding the latency of data movement by the direct memory access (DMA) of a DSP. We implement the compiler and runtime system for OpenMDSP on PreeScale MSC8156. The benchmarking results show that seven of nine benchmarks achieve a speedup of more than a factor of 5 when using six threads.  相似文献   
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号