扬子江城市群工业能源碳排放与经济增长脱钩水平及驱动因素

扬子江城市群地处长江经济带的下游重要门户地区，是江苏省“1+3”重点功能区发展的龙头引擎，打造扬子江城市群的绿色生态走廊对建设“强富美高”新江苏和落实长江大保护均具有重要战略意义。论文聚焦扬子江城市群工业能源碳排放脱钩及其驱动因素分析，研究得出：1）扬子江城市群整体工业碳排放量呈现波动上升的变化趋势，其中南京市和苏州市的碳排放增量明显大于其他城市；2）扬子江城市群工业能源碳排放脱钩大致经历了扩张连接、强脱钩以及弱脱钩3个阶段，整体上脱钩水平逐渐提高，但稳定性不高，各城市工业能源碳排放脱钩水平差异较大，但在逐步优化中；3）从驱动因素看，碳排放强度效应和能源强度效应对脱钩水平有促进作用，工业经济规模效应、区域经济比重和能源结构则相反。基于此，论文提出加强低碳城市试点建设、探索构建全域碳权交易市场、调整优化能源结构、推动科技创新等建议，以促进扬子江城市群工业建设高质量发展。     

变电站断路器卷簧断裂分析

某500 kV变电站断路器卷簧发生断裂,通过磁粉检测、渗透检测、光谱分析、硬度测量、拉力试验、脱碳层检测、金相检验、断口分析等,分析结果表明原始裂纹为卷簧断裂所致。     

电子证据可采性完善刍议

目前,司法实践中认定证据的类型已经从最开始单纯的物证向电子证据等多元化证据转换。但是由于电子证据的特殊性,使其可采性认定也随之下降,针对司法实践的需要与法律规定存在一定的空白区域,使得对电子证据可采性问题进行探讨有了一定理论价值和现实意义,本文通过对电子证据可采性所出现的问题进行分析,并提出相应的立法完善建议。     

关于石油天然气储量资产化的思考

油气储量资产化是石油工业深化改革，建立现代企业制度的客观要求、也是提高石油企业勘探效益，降低生产成本，扭亏增盈的重要途径．作为石油企业建立“油公司”体制的一项重要基础工作，我国油气储量资产化这一工程刚刚启动，许多问题值得深入研究和探讨．本文就储量资产化及其价值评估的有关经济理论问题进行了探讨，分析了油气储量资产的特性，提出了“油田矿租”的新论点。     

基于FPGA的双通道FC数据采集卡设计

光纤通道(Fiber Channel)网络具有低延时、高带宽、高可靠性等特点,非常适合于对数据传输带宽和速率有较高要求的综合式航空电子系统。为了解决航空电子系统FC网络测试环境中多路高带宽、大容量数据实时采集和快速存储的问题,在对FC协议进行深入研究的基础上,提出一种双通道FC数据采集卡解决方案。以含高性能处理器的FPGA为核心,构造嵌入式数据采集系统,使用硬件实现FC协议的解析和处理,软件实现数据存储格式的控制,并行地对两路FC输入数据进行采集,将处理后的数据以轮询优先级的方式,通过SATA接口写入到大容量存储设备中,完成采集数据的存储,为光纤通道网络测试技术在航空电子系统中的应用奠定了基础。     

基于SOPC的多模式显示接口设计与实现

在多种工作模式下,雷达系统的显示需求差别很大,这对其显示接口的统一化设计造成了较大的困难。文中分析了雷达在各种工作模式下显示数据的特点,重点介绍了一种高速显示接口的设计与实现方案。该接口模块与主机采用RapidIO总线互连,核心显示控制功能基于SOPC技术,采用专用硬件处理逻辑和嵌入式软件结合的方式实现,可完成多种工作模式下图像数据的统一化高速处理及显示。经过测试和验证,该接口具有高速、高集成度的特点,可完全满足系统的统一化显示需求。     

1394与RS422总线桥的设计与实现

1394总线具有高速、灵活和可扩展性等特点,已经有越来越多的设备开始使用这种总线,而RS422总线是一种相对成熟并且应用较多的总线,其特点灵活、方便、可靠。因此根据在研项目,为了实现新老总线之间正常、稳定的通讯,基于FPGA技术设计并实现了1394总线与RS422总线桥。经过实践论证,在一定条件下,1394总线与RS422总线可以进行正常、稳定的通讯。文中着重介绍了1394总线与RS422总线桥的设计方法,着重通过1394总线与RS422总线桥的逻辑架构和总线桥的数据流两个方面介绍了1394总线与RS422总线桥的设计思路。     

基于DSP的PCI接口设计与实现

PCI总线是目前应用最广泛的并行总线之一,DSP芯片在数字信号处理领域也有着广泛的应用,但目前大部分DSP芯片不支持PCI总线接口,无法与其它PCI总线设备通信。因此本文以DSP芯片外部存储器总线为接口设计实现了一种基于FPGA的PCI总线接口控制逻辑,通过在FPGA内集成EMIF总线接口、PCI总线接口、控制转换逻辑和一块用于数据管理的DPRAM,使DSP芯片可直接通过PCI总线访问外部设备并响应其它PCI设备发来的操作,实现通过PCI总线进行数据交互,扩展了DSP芯片的应用范围。     

图形处理器片段处理单元的设计与实现

针对图形处理器三维引擎中对图形的后期处理需求,实现片段写入帧缓冲区前的测试、混合、逻辑操作、累积、清除和屏蔽等关键功能。分析并提取了OpenGL核心库中的片段处理相关函数,确定了片段处理单元要实现的功能;合理安排多个片段处理功能的执行顺序,设计了基于流水线的片段处理单元结构;采用Verilog HDL对电路进行描述,采用 Cadence NC-Verilog 仿真工具进行虚拟验证,采用 Xilinx 的 ISE 工具进行综合,并在 Xilinx Virtex6 XC6VLX760 FPGA上进行原型验证,电路工作频率可以达到180 MHz,测试功能正确。在SMIC 65 nm CMOS工艺下,采用Synopsys Design-Compiler对设计进行综合,电路工作频率达到300 MHz,满足设计需求。