E1—VC4的SDH集成化系统设计

介绍一种SDH系统专用集成电路的设计,它可以从VC4信号中任意上下分插出多达21个E1信号,包括E1的线路编解码及数字解同步器,码速调整及去调整,VC12开销的终结及生成,TU12的指针调整及解释,VC4的合成及分解,电路设计既充分考虑ITU－T的标准,又结合实际系统设计,克服了以前电路的缺点,具有规模大,功能完善,性能优越的特点。     

通信系统的VLSI设计

介绍了专用集成电路的有关知识和专用集成电路的设计流程。同时,介绍了专用集成电路技术对通信技术的影响。     

线性和非线性寄存器系统的并行化技术

并行化技术可降低电路工作速率、延时和功耗,广泛应用于通信处理中.对线性寄存器系统,通过对系统状态方程和输出方程的讨论提出一般性的(1,N)并行化方法,其对任意并行路数N均有统一计算方法;并对某些情况下的(M,N)并行提出一种新实现方法.对非线性寄存器系统,给出其定义,对其状态转移进行线性化,提出线性化矩阵法的并行方法;并对其特例——非线性移位寄存器的并行化提出推广延时因子法.     

ATM PON的集成化设计

ＡＴＭ ＰＯＮ由于价格低、性能好、宽带化和灵活接入等优点,对宽带接入网的发展具有重要意义。文中介绍了集成化的ＡＰＯＮ产品的一个重要组成部分－ＡＰＯＮ ＴＣ子层芯片（包括ＯＬＴ和ＯＮＵ ＴＣ子层芯片）的结构设计框图,并对各处功能模块进行详细的阐述。另外,文中还介绍了该组芯片集成化设计的关键性技术,包括并行扰码、并行ＨＥＣ产生／校验、分布式解扰码和并行信元定界等技术。各种并行技术对降低电路工作速度和功     

通用复接器及其在接入网中的应用

研究接入网中的各种新技术已成为世界内非常迫切的问题,而反复器和适配器在各种接入网中均占据了重要的地位,因此设计一种可实现任意支路速率、任意支路数（由复用器的规模或所用的复用器芯片数目决定）的支路信号到一个任意速率的合路信号的复接与分接功能的通用复接器将使得在多种速率上的妆入更加方便,对降低接入网的成本也具有重要的意义。文中对通用复接器的结构实现、复接体制、在接入网中的应用等方面进行了阐述。     

现场可编程门阵列及其设计技巧与应用

本文介绍了现场可编程门阵列(FPGA)的结构,设计开发流程等有关知识。同时,还介绍了FPGA设计过程中的一些经验之谈以及应用举例。     

Altera FPGA在数字通信系统设计中的应用

IAlteraFPGA简介现场可编程门阵列FPGA是由许多较小的逻辑单元组成的内部阵列，单元间的信号连接通过其周围的布线通道互连实现，逻辑单元及布线通道可由用户现场配置。近几年来，由于微电子技术的迅猛发展，使得FPGA的各项性能指标也大大改进，规模越来越大，功能越来越全，时间性能越来越好。因而FTGA的数字系统设计中占据了越来越重要的位置。现在的主要F？InyA厂商如Xilinx，ACTEL，AT＆，AItera都有自己的系列FPGA产品，各自采用的工艺方法也不尽相同。就性能而言，各厂家产品亦各有优缺点。但在现代数字通信技术中，由…     

一种应用于交换机的字节同步复分接系统

为了便于实现数字程控交换机的扩容，本文介绍了一种将４路或１６路２Ｍｂｉｔ／ｓ的基群码流按节节间插同步复接为一路合路码流的复分接系统的原理与结构，该合路码流可以方便地被８Ｍｂｉｔ／ｓ或３２Ｍｂｉｔ／ｓ的交换机处理。     

一种新型通用全数字时钟匀滑技术

针对锁相环在匀滑含有低频大幅度的抖动和漂移的时钟时有诸如同步和捕捉范围很窄、容易失锁等缺点,提出了一种新的全数字时钟匀滑技术─统计预测法.其主要思想是用一个周期的统计结果来预测下一个周期的处理值.从该方法的原理和性能分析可知,其可有效的匀滑各种抖动和漂移,抖动积累较小,同步和捕捉范围很宽,可以匀滑不同频率的时钟.另外,改进的变周期的统计预测法也可使捕捉时间降到合适的长度,以适用于不同场合.     

SDH中基群信号时钟的数字化恢复方法

为恢复ＳＤＨ为基群信号时钟的采用了一种新的数字化方法－自适应预测法，它可以有效地平没由于指２针调整和码速调整产生的相位跃变，得到抖动大大减小的基群时钟的且系统便于集成，有利于设备的小型化。并且，还对该方法的性能进行了分析。