TD-SCDMA移动终端加密的FPGA设计

介绍了一种密钥长度为128bit,分组长度为64bit,内核为KASUMI的f9算法的数据完整性算法,并利用FPGA设计了该算法的硬件模块构成,最后进行了该算法在硬件设计上可行性的评估。由于该数据完整性算法提供了可靠的安全性和可达2Mbit/s的加密速度,使其在移动通信中有着广阔的应用前景。     

TD-SCDMA中HARQ速率匹配的硬件实现

速率匹配单元是TD-SCDMA系统相对于其它通信系统比较独特的基带信号处理单元。文中论述了解速率匹配的过程,在此基础上进行分析说明,最后简略介绍了一种硬件设计的实现方案,并进行了优化处理。     

TD-SCDMA移动终端加密的FPGA

介绍了一种密钥长度为128 bit,分组长度为64 bit,内核为KASUMI的f9算法的数据完整性算法,并利用FPGA设计了该算法的硬件模块构成,最后进行了该算法在硬件设计上可行性的评估.由于该数据完整性算法提供了可靠的安全性和可达2 Mbit/s的加密速度,使其在移动通信中有着广阔的应用前景.     

异步收发通信端口(UART)的FPGA实现

文章介绍了一种在现场可编程门阵列（FPGA）上实现UART的方法？首先阐述了UART异步串行通信原理．然后介绍了实现UART异步串行通信的硬件接口电路及各部分硬件模块，以及用硬件描述语言Verilog来开发UART通信接口电路的FPGA实现。系统结构进行了模块化分解，使之适应自顶向下（Top—Down）的设计方法。最后给出功能仿真结果。验证了整个设计的正确性和可靠性．     

下三角矩阵求逆算法的FPGA实现

根据一般的矩阵算法中求逆的基本思想,设计了一种最大阶数可达16*16的矩阵求逆方案,然后提出了用FPGA实现其硬件电路的模块设计,最后用modlesim仿真验证了其正确性。     

WCDMA中根升余弦滤波器的FPGA实现

本文根据奈奎斯特（Nyquist）FIR滤波器的设计原理,设计了33阶根升余弦函数FIR滤波器,并提出了用FPGA实现其硬件电路的方案,最后用Modelsim和matlab工具进行了仿真验证。     

Viterbi译码蝶型算法的实现及性能分析

研究在TD-SCDMA系统中,一种有利于软件实现的Viterbi译码蝶型算法蝶实现方法,并与MATLAB中Viterbi译码库函数进行仿真比较。根据仿真结果,分析蝶型实现方法的性能,论证它的可行性。     

TD-SCDMA中混合自动重传请求(HARQ)技术的FPGA实现

高速下行分组接入技术(HSDPA)是实现提高3G网络下行数据传输速率和移动通信系统容量最为重要的技术,而其中HARQ技术是其核心。首先介绍了3种基本类型的HARQ并对其译码算法进行了说明,接下来重点对接收端的HARQ进行了硬件模块化设计和实现,最后进行了仿真验证,证明了其可行性。     

TD-SCDMA终端CC实体一致性仿真测试

CC实体是无线协议栈L3层中连接管理(CM)子层中的独立功能实体,其主要功能是对用户之间的呼叫进行控制,包括呼叫建立、呼叫释放以及呼叫重建等.本文利用SDL工具提供的TTCN测试工具在基于3GPP TS34123_1_s10条件下对移动台主叫过程进行了仿真.通过比较仿真的结果--消息序列图(MSC)与设计的MSC来分析设计的可靠性.     

TD-SCDMA系统中Ⅲ型HARQ性能仿真分析

Chase组合译码算法是一种有效可行，能够提高数据传输速率的方案。文中对不同类型的HARQ的实现方式进行了分析和研究，对TD-SCDMA模式下的混合重传请求进行了伪代码编写和仿真，结果表明Chase码合并的运用大大降低了误码率，对通信系统的性能有显著的提高。