q×2m的高速FFT处理器设计

对非2次幂长度的海量数据FFT处理器设计,采用补零技术会造成巨大硬件资源的浪费,且影响算法性能．提出了一种适合于硬件实现,可处理数据长度为q×2“的FFT算法（q为非2质数）以及基于此算法的FFT处理器设计方法．提出的操作数地址映射方法充分利用了算法的同址特性,使得在最少的存储空间需求下,达到最大的数据并行性;设计的混合运算单元有效地统一了混合基和q点DFT运算,减少了运算部件的资源占用率,使得多个运算单元的并行成为可能．仿真结果表明,计算16位20480点DFT运算需要7181个时钟周期,系统频率达到了105MHz．不仅有效地扩展了FFT处理器的数据处理范围,同时满足SAR等实时系统对处理速度的要求．     

q×2m的高速FFT处理器设计

对非2次幂长度的海量数据FFT处理器设计,采用补零技术会造成巨大硬件资源的浪费,且影响算法性能.提出了一种适合于硬件实现,可处理数据长度为q×2m的FFT算法(q为非2质数)以及基于此算法的FFT处理器设计方法.提出的操作数地址映射方法充分利用了算法的同址特性,使得在最少的存储空间需求下,达到最大的数据并行性;设计的混合运算单元有效地统一了混合基和q点DFT运算,减少了运算部件的资源占用率,使得多个运算单元的并行成为可能.仿真结果表明,计算16位20480点DFT运算需要7181个时钟周期,系统频率达到了105 MHz.不仅有效地扩展了FFT处理器的数据处理范围,同时满足SAR等实时系统对处理速度的要求.     

GPS软件接收机中的一种实用高灵敏度快速捕获算法

 Ｃ／Ａ码的捕获,在软件ＧＰＳ接收机中的地位举足轻重．通常软件ＧＰＳ接收机中没有专门用于相关运算的硬件部件,提高软件ＧＰＳ接收机的捕获灵敏度的同时降低捕获的运算量,是软件接收机实用化的关键．利用先叠加再相关的方法,可以减少相关运算的次数,但必须考虑载波误差对相关函数峰值的影响．在此基础上,研究了数据预处理中,线性插值的参数选择问题,最后,提出了最佳路径算法,进行进一步的相关累积,在延长相干累积时间长度的同时,避免导航数据跳变对累积的影响,提高捕获的灵敏度．仿真结果表明,在信噪比ＳＮＲ＝－３７ｄＢ的情况下,算法仍能捕获到所有卫星信号．实际接收的数据也表明,算法能明显增加捕获到的卫星数量．由于算法采用了多种措施来降低运算量,因此算法的运算量适中,非常适合在软件接收机中采用．     

未来互联网体系结构研究综述

互联网逐渐成为社会基础设施,现有TCP/IP体系结构面临诸多挑战,未来互联网体系结构成为研究热点.文中分析了现行互联网在可扩展性、动态性、安全可控性等方面面临的根本性问题,综合比较了面向可扩展性、面向动态性及可信未来互联网体系结构研究,讨论了相关体系结构存在的问题.实验验证是未来互联网研究的重要手段,论文进一步分析了支持互联网体系结构持续创新所需的可编程虚拟化路由器及其试验床的研究进展.论文最后讨论了未来互联网体系结构有待重点研究的相关问题.     

嵌入式异构多处理器系统中的通信实现*

提出一种嵌入式异构多处理器系统的结构模型,论述这种系统的通信机制,并阐述在基于这种嵌入式异构多处理器系统模型的实时图像处理系统中,运算节点采用由TI公司的TMS320C6416 DSP芯片构造的信号处理板时,在运算节点与主控节点之间实现高速数据传输的方法,该方法极大地提高了数据的传输速度。     

实时SAR成像系统中矩阵转置的设计和实现

矩阵转置是多维图像和信号处理中常用的处理过程，在SAR成像系统中也有非常重要的应用，重点讨论了数据流处理中行进列出的一类转置问题，结合SAR成像算法，分析成像系统中矩阵转置的特点，提出了输入输出平衡的数据流转置方式，解决由于硬件实现中存储器读写速度不同和输入输出数据量不同所带来的输入输出负载不平衡问题，还介绍了SAR成像系统中转置存储部件的实现问题，转置存储部件采用双总线的结构，图像数据的输入和输出可以并行进行，具有非常高的数据传输速度，在66MHz的工作频率下，能达到340MB/s的数据吞吐率。     

高灵敏度GPS软件接收机开发平台

介绍了GPS软件接收机开发平台的软、硬件结构,重点阐述了基于频域的捕获算法和基于时域的跟踪算法,对导航数据的解调、同步、卫星的星历获取、用户位置解算以及信号仿真模块等做了简单描述,并利用实测数据进行了验证。实验结果表明,开发平台的几何定位精度因子PDOP=2.3534,与传统的硬件接收机相当。开发平台还可以产生多颗卫星、不同中频频率、各种多普勒频移和不同C/A码相位的GPS仿真信号,用于对GPS软件接收机的捕获算法和跟踪算法进行研究和验证。目前采用的捕获算法可以捕获信噪比为-37dB的微弱信号,相对于常规的-19dB的信号门限,灵敏度提高了18dB。     

数据全并行FFT处理器的设计

讨论了基4和混和基算法的FFT处理器设计问题，提出的操作数地址映射方法充分利用了FFT算法本身的同址性质，能同时提供蝶形运算所需的4个操作数，具有最大的数据并行性，按照旋转因子存放规则，蝶形运算所需的3个旋转因子地址相同，且寻址方式简单，运算部件采用3个乘法的复数运算算法，有效减少了运算部件的大小，它既可以作基4蝶形运算，也可以同时进行2个基2蝶形运算．采用Altera公司的EP200K400E，工作频率达到89MHz，1024点16位复数FFT需要14．1μs，4096点需要67μs。     

网络测量中高精度时间戳研究与实现

在网络测量中,时间戳记录数据包接收和发送的时间,是时延、带宽以及抖动等网络参数测量的基础.受缓存延迟、中断响应时间不确定等因素影响,软件时间戳只能达到毫秒级精度;基于GPS(global positioning system)时钟的硬件时间戳可以达到纳秒级精度,但其成本高且安装部署不方便.基于对网络测量系统中时间戳误差来源的详细分析,设计了精确时间戳测量系统,系统利用硬件产生时间戳,消除各种软件延迟影响,通过基于预测的时钟同步算法PCS(prediction-based clock synchronization)同步各测量节点时钟,达到了与GPS相当的精度.基于自行设计的千兆网卡实现了测量系统原型,测试表明各测量节点时间戳误差不超过100ns.