宽范围连续速率时钟数据恢复电路的设计

采用0.18 μm CMOS工艺,设计了一种连续速率时钟与数据恢复(CDR)电路。该CDR电路主要由全速率鉴频鉴相器、多频带环形压控振荡器、电荷泵等模块组成。其中,全速率鉴频鉴相器不但具有很好的鉴频鉴相功能,而且结构简单,减小了功耗和面积。多频带环形压控振荡器不但调谐范围很宽,而且引入到环路中的调谐增益较低,解决了高振荡频率和低增益之间的矛盾问题。采用自举基准和运放的电荷泵减小了各种非理想因素的影响。仿真结果表明,该CDR电路版图尺寸为265 μm×786 μm,功能正常,且能恢复622~3 125 Mb/s之间的伪随机数据;在1.8 V电源电压下,输入伪随机速率为3 125 Mb/s时,功耗为100.8 mW,恢复出的数据和时钟的抖动峰峰值分别为5.38 ps和4.81 ps。     

屏蔽槽SOI高压器件新结构和耐压机理

提出具有屏蔽槽的SOI高压器件新结构和自适应界面电荷耐压模型.该结构在屏蔽槽内产生跟随漏极电压变化的界面电荷,此电荷使埋层介质的纵向电场增加,同时使顶层硅的纵向电场降低,并对表面电场进行调制,因此屏蔽了高电场对顶层硅的影响.借助二维器件仿真研究器件耐压和电场分布与结构参数的关系.结果表明,该结构使埋氧层的电场从传统的3Es升高到近600V/μm,突破了传统SOI器件埋氧层的耐压值,大大提高了SOI器件的击穿电压.     

从基层水行政执法的实践谈水政监察规范化建设的作用和方法

沂沐河水利管理局下设4个河道局,3个闸管局,承担着500多公里河道、700多公里堤防及5座大闸的管理工作,任务相当繁重.近10多年来,管理局开展水政监察规范化建设,在提高水政监察人员素质、增强执法能力上狠下功夫,强化执法力度,加强执法巡查,目前已有支队1个,大队7个,中队13个,水政监察人员74人.在实际工作中,他们把加强水政监察规范化建设融入到日常工作之中,与水法宣传、水政执法、水资源管理等工作紧密结合,时时处处围绕水政监察规范化建设开展各项工作,收到了很好的效果.     

一种2~19 GHz分布式功率放大器

对T型匹配网络构成的人工传输线的阻抗匹配特性进行了讨论,在此基础上,采用0.18 μm CMOS工艺,设计了一种宽带分布式功率放大器。设计中,通过减小栅极人工传输线的吸收负载,在放大器输入端获得了良好的阻抗匹配;通过在放大器输出端增加1个L型阻抗匹配网络,实现了输出端阻抗匹配,同时有效提升了分布式放大器的增益和输出功率。仿真结果显示,该放大器3 dB带宽达到17 GHz,2～18 GHz频率范围内,增益为10.5 dB,带内增益平坦度为±0.5 dB,输出功率为4.9~9.85 dBm,PAE效率为5%~15.6%,表现出良好的综合性能。     

一种10 bit 1 MS/s SAR ADC的设计实现

基于0.13μm CMOS工艺,设计了一种采样率达到1 MS/s的10位逐次逼近模数转换器,其中逐次逼近数字控制逻辑采用全定制的方法,减小了数字单元的面积和功耗;比较器中的预放大器分别采用了二极管连接和开关管复位的方式将各级运放的输出短接,加快比较速度,最后一级锁存器采用改进的两级动态锁存器,进一步提升比较速度的同时降低了失调误差。实验结果表明,1.2 V电源电压下,所设计的ADC采样率达到1 MS/s,输入信号频率为12.5 kHz时,测得的输出信号信噪比为54.47 dB,SFDR为45.18 dB。     

3.125Gb/s基于PS/PI型的时钟与数据恢复电路设计

基于标准0.18μmCMOS工艺,设计了一种全速率PS/PI型时钟与数据恢复(CDR)电路。该电路主要由bang-bang型鉴相器、数字控制模块、分接器、相位选择器以及相位插值器等模块构成。根据本CDR的特点,提出了一种在分接器后对超前、滞后信息进行统计比较得到一组低速信号来解决高速模拟电路和低速数字电路之间的接口问题。     

横向超结器件衬底辅助耗尽效应的研究与展望

横向超结双扩散MOS (SJ-LDMOS)的性能优越,在高压集成电路和功率集成电路中具有广阔的应用前景,而衬底辅助耗尽效应是制约横向超结功率器件性能的重要因素之一.分析了SJ-LDMOS衬底辅助耗尽效应的产生机理,总结了当前国内外消除SJ-LDMOS衬底辅助耗尽效应的技术,比较了各种技术的比导通电阻与击穿电压的关系.最后,从设计技术、工艺及理论模型三个方面,对横向超结器件的发展方向进行了展望.     

SOI和体硅MOSFET大信号非准静态效应比较研究

研究了全耗尽SOI、部分耗尽SOI和体硅NMOS器件中源、漏、栅和衬底电流的非准静态现象。研究表明,在相同的结构参数下,体硅器件的非准静态效应最强,PDSOI次之,FDSOI最弱。指出了沟道源、漏端反型时间和反型程度的不同是造成非准静态效应的内在原因。最后提出临界升压时间的概念,以此对非准静态效应进行定量表征,深入研究器件结构参数对非准静态效应的影响规律。结果显示,通过缩短沟道长度、降低沟道掺杂浓度、减小硅膜厚度和栅氧厚度、提高埋氧层厚度等手段,可以弱化SOI射频MOS器件中的非准静态效应。     

一种高速LZW压缩算法FPGA硬件实现

在分析LZW算法的基础上,基于FPGA,设计了一个高速LZW压缩算法硬件加速电路,包含异步FIFO、状态机控制和双端口RAM三个主要部分。通过异步FIFO实现提高了数据传输速度；采用精简状态机模块提高了FPGA内部资源的利用率。在Kintex-7 XCKU060平台上验证了设计的正确性和加速特性。实验结果表明,数据压缩速率提升至366 Mbit/s,相比高性能通用处理器平台加速到9.1倍,能效比提升到65.5倍,可满足多种场景下实时无损压缩应用需求。     

UHF RFID中低噪声正交压控振荡器设计

采用标准0.18μm RF CMOS工艺,设计了一种低相位噪声正交压控振荡器(QVCO)电路。该QVCO电路采用了两种新技术:分裂转换偏置与电容耦合技术。该电路不仅获得较好的相位噪声,还具有良好的相位误差。仿真结果表明,1.8V电压下,电路功耗为10.28mW。实现了848.1MHz~1.048GHz的调谐范围,输出频率为920MHz时,在频偏1MHz处,相位噪声为-127.5dBc/Hz,相位误差最小可达到0.01°。