用于AVS和H.264可变长解码器的设计与实现

可变长解码广泛用于各种视频压缩标准中。本文提出了一种适用于AVS和H．264两种标准的可变长解码器。由于支持两个标准并且为了节省硬件，该结构采用模块的复用。采用桶型移位器，实现并行解码，提高解码速度。对解析AVS和CAVLC的码流进行了周期的分析，证实该设计能够实现实时的高清解码。本设计通过了FPGA验证。     

AVS视频解码的错误检测与掩盖方法

研究了视频误码的语法/语义检测、相关性检测方法和错误掩盖方法,分析了AVS的技术特性。在此基础上提出了一种基于AVS的错误两步检测法和基于图像编码帧类型(I,P,B)的自适应错误掩盖方法。实验结果表明,两步检测法能对AVS码流中的错误进行准确定位,自适应错误掩盖方法对图像的恢复效果显著。同时该方法不中断解码器,不影响解码器的实时解码速度。     

一种自适应的快速全搜索运动估计算法

本文在连续消除算法和多阶连续消除算法的基础上提出了一种自适应的快速全搜索运动估计算法,进一步的降低了视频编码中全搜索运动估计的计算需求,并且运动估计的精度和全搜索算法完全一样.实验结果表明,该算法在SEA和MSEA的基础上又进一步的降低了15%～27%的计算需求,并且该算法可以和其他的任何一种快速运动估计算法相结合来减少视频编码的计算量及其VLSI的功耗.     

嵌入数字电视机顶盒中的解复用器实现

数字电视机顶盒是模拟电视机向数字电视机过渡的最佳解决方案。解复用模块位于数字电视机顶盒接收解码流程的前端，所以解复用器所支持的码流格式以及类型直接影响数字机顶盒的性能和功能。本设计中的解复用模块就是应用在数字电视机顶盒中，该数字电视机顶盒的视频解码芯片支持H．264＆AVS标准。     

基于BLE Mesh组网应用系统设计

针对传统智能产品组网方式复杂、耗电量大、同步控制以及需要独立系统网关等问题,设计了基于低功耗蓝牙(BLE) Mesh技术的室内发光二极管(LED)灯及温湿度监控系统.测试表明:系统低功耗的性能优于目前主流的无线芯片ZigBee,WiFi,同时提出了一种以解决Mesh网络中功耗问题的新网络拓扑结构,从而优化了BLE Mesh的网络功耗,且系统能够准确无误控制室内的设备以及监测各个设备的状态参数.该应用会在未来智能物联网家居产品领域具有较好的市场前景.     

适用于H.264视频解码器的VLD设计

设计了一种适合于H-264的变字长解码器，根据码流特点进行模块划分，减少硬件开销；采用并行结构解NAL包，解码效率高；采用了桶形移位器，进行并行解码，每个时钟解一个码字。采用Verilog语言进行设计、仿真，并通过了FPGA验证，可以在FPGA上实时解码标准清晰度的H．264视频。用0．18μm CMOS工艺库作综合，电路规模为1．6万门左右，最高频率能够达到150MHz。     

Zr掺杂对碳化硼晶格结构的影响

采用热压制备方法就掺杂０．５％Ｚｒ（原子分数）对Ｂ４．３Ｃ晶格结构的影响进行了研究。ＸＲＤ分析表明，样品中形成了Ｂ４．３Ｃ，（ＢＮ）４Ｈ以及（ＺｒＢ２）３Ｈ相，掺Ｚｒ的确改变了Ｂ４．３Ｃ的结构，尤其是在Ｃ－Ｂ－Ｃ链中间的Ｂ（３）处出现了明显的定位。Ｚｒ掺杂元素的影响看来是很特别的，因为用Ｎｉ做了相同的掺杂后并没有发现类似的结构改变。     

H．264高清视频解码器中参考数据的获取及其硬件实现

提出了一种在H.264高清视频解码芯片设计中读取参考图像数据并用于运动预测的硬件实现方法。硬件设计是基于块尺寸可变的运动预测，根据一种确定的参考图像存储方式，在得到当前块的所有运动预测信息后，实现了运动预测中用于插值运算的参考数据的快速获取，并尽可能节省访问外部RAM的次数与时钟周期，以满足整个设计工程的需要。     

H.264/AVC解码中帧内预测的硬件实现

根据H．264／AVC的特点，设计出一种适合于帧内预测解码的硬件实现方式，并且引入了帧场自适应模式，有利于提高解码效率，并将该结构配合其他设计好的解码器模块，在FPGA上实现了标准清晰度的H．264视频的实时解码。