基于深度神经网络的高速信道自适应均衡器

高速串行接口是提高高性能互连网络带宽的关键技术,而信道均衡器则是提高信号完整性的核心部件.利用现代数字信号处理(DSP)结构,提出了基于深度神经网络(DNN)的高速信道均衡研究方法,此方法在面向未来50 GB以上的高速信道时,克服了传统判决反馈均衡器(DFE)的判决速度受限于反馈回路的固有缺陷问题.仿真结果表明,在采用...     

并行计算机系统容错设计

容错设计是提高计算机系统可靠性的有效手段。本文提出了一种分布共享主存的并行计算机系统的容错结构，着重分析了结构采用的故障诊断机制，提出了系统中备份节点机配置的优化策略。     

一种带偏置的基于相关性分析的Cache一致性协议验证方法

Cache一致性协议作为CC-NUMA系统的硬件基础,在CC-NUMA系统的设计过程中占有举足轻重的地位。对于复杂的CC-NUMA系统,由于其Cache一致性协议十分复杂,通常难以进行形式化验证,而常规的伪随机模拟又存在验证效率低下的问题。本文提出了一种对复杂CC-NUMA系统中Cache一致性协议进行模拟验证的方法。该方法通过对验证覆盖目标进行相关性分析,使用偏置技术对传统伪随机模拟验证方法进行了改进。实际验证结果表明,改进后的方法使得模拟验证覆盖率的增长速率有了明显提高。     

程序执行的精确重现技术及其在体系结构模拟中的应用

近年来有研究提出利用动态二进制翻译技术(Dynamic Binary Translation,DBT)加速程序代表性模拟点的提取,然而这些研究并未考虑DBT方法对模拟结果准确度的影响.实验发现,对于某些程序,DBT加速方法会带来将近20％的误差.经分析,误差的根源在于程序在DBT执行和模拟执行时执行踪迹有巨大差异,即程...     

基于VI的高性能网卡XUNI的设计与实现

VIA是用户级集群系统工业标准.深入研究了VIA的规范和协议,设计和实现了一种高性能的用户级网卡--XUNI(PCI-X based user lever network interface),达到高带宽、低延迟,系统具有良好的计算通信重叠性.该网卡可以用于集群系统,也非常适用于高速网络存储系统.     

基于SUIF2的程序特征分析技术研究

程序特征尤其是存储特征和循环特征对计算机系统及编译器的设计和优化至关重要,但庞大的软件系统和程序分析本身的复杂性使得实现程序特征提取和分析的自动化十分困难.针对这个问题,提出了一种新的基于SUIF2的程序特征分析方法,并以SUIF2为平台设计和实现了一个C程序特征分析工具.首先介绍了工具的设计思想和整体结构,然后详细说明了各部分的功能和实现原理,接着总结了该工具的特点,最后给出了SPEC2000中2个基准程序188.ammp和177.mesa的测试结果及分析.     

一种基于Chiplet集成技术的超高阶路由器设计

高带宽、低延迟的高阶路由器对于构建大规模可扩展的互连网络有着重要的作用,但是受限于单个路由芯片设计复杂度的不断增加以及摩尔定律、登纳德缩放定律的放缓与停滞,在单个路由芯片上扩展更多的端口数将变得越来越难。Chiplet将多个裸片以特定的方式集成在一个高级封装内,形成具有特定功能的大芯片,以此解决芯片设计中涉及的规模、研制成本和周期等方面的问题。根据Chiplet集成技术的思想,利用已有的路由芯片,提出了一种基于Chiplet的128端口高阶路由器,这种高阶路由器内部是一个由多个Switch Die以二层胖树拓扑构成的网络。通过实际的RTL级代码仿真测试,对比于单芯片的高阶路由器设计方式,所设计的路由器在扩展了更多端口数的同时,还能够达到较好的性能。     

FPGA芯片动态配置的研究与实现

本文通过研讨FPGA芯片加载配置过程的流程与波形图，设计出FPGA芯片的动态配置加栽的Engine逻辑，并在工程实践中得到了成功的实现和应用。     

基于Base-mn-Cube的路由算法

Ｂａｓｅ－ｎｍ－Ｃｕｂｅ是一种新型的ＭＰＰ互连网络，具有平均距离短，易实现等优点。     

CMOS ASIC设计中减小时延的途径

工作主频是ＡＳＩＣ最重要的设计指标之一，而减小延迟是提高主频的基本途径。本文人逻辑和工程设计的角度介绍减小路径延迟的主要方法。