嵌入式CCD图像数据采集系统设计

为了满足嵌入式机器视觉后续图像处理的需要,结合高速DSP和FPGA的特点,设计了一套面向嵌入式机器视觉系统的图像数据采集系统.充分利用FPGA内部异步FIFO资源作为数据缓冲区,将异步FIFO数据以TMS320DM642的PDT方式写入数据SDRAM.当SDRAM接收一帧图像可以直接用DSP进行图像处理.DSP读写SDRAM速度高达150 MHz,PDT传输方式不占用DSP CPU时间,不影响图像处理速度.该系统具有电路结构简单、数据传输实时性好和易于升级等优点.     

基于SOPC的LED网络控制器的设计与实现

本文提出了一种基于SOPC的LED网络控制器的设计方法。采用FPGA+SRAM+PHY/MAC的结构,构建了网络控制器硬件平台。采用软硬件协调设计理念,通过添加NiosII自定义外设IP软核、利用FPGA和外部SRAM构建大容量FIFO以及优化网卡驱动程序,实现TOE和RDMA功能,从而提高网络控制器的带宽、保证LED屏画面流畅。系统测试表明,控制器性能稳定,NiosII工作在50MHz时,网络控制器接收UDP数据的带宽为60Mbps。