首页 | 本学科首页   官方微博 | 高级检索  
文章检索
  按 检索   检索词:      
出版年份:   被引次数:   他引次数: 提示:输入*表示无穷大
  收费全文   34篇
  免费   8篇
  国内免费   64篇
无线电   70篇
自动化技术   36篇
  2022年   1篇
  2021年   1篇
  2015年   1篇
  2014年   1篇
  2013年   4篇
  2010年   2篇
  2009年   1篇
  2008年   2篇
  2007年   5篇
  2006年   3篇
  2005年   9篇
  2004年   15篇
  2003年   16篇
  2002年   18篇
  2001年   10篇
  2000年   8篇
  1999年   2篇
  1998年   1篇
  1997年   1篇
  1995年   2篇
  1994年   1篇
  1992年   2篇
排序方式: 共有106条查询结果,搜索用时 125 毫秒
1.
在集成电路物理设计的布局阶段,针对基于深度学习的布局算法结果可布线性较差的问题,在开源的DREAMPlace算法的基础上提出并实现了一种基于深度学习的可布线性驱动布局算法DrPlace.算法模型在总体上设计并实现了布局器的整体框架,集成了基于深度学习的可布线性驱动总体布局、可布线性驱动的合法化和详细布局.总体布局过程中,在目标函数中加入了引脚密度函数,并实现了基于GPU的引脚密度的关键内核.在ISPD2011和DAC 2012布局实例上的实验结果表明,该算法与DREAMPlace相比在可布线性上获得了提升,且在运行时间、线长和可布线性方面均优于传统的可布线性驱动布局算法.  相似文献   
2.
总体布局完成之后的核心任务就是单元位置的合法化,即在将所有的单元安放到布局区并且与合理位置(site)对齐的同时,消除单元间的重叠.为了高效地实现大规模ASIC(Application Specific Integrated Circuit,专用集成电路)的布局过程,提出一种基于线长驱动的合法化算法.它以电路总线长为优化目标,同时考虑单元布局合理位置的约束和预布障碍.在ISPD' 11和DAC' 12竞赛例子上进行的测试结果表明了算法在线长保护及优化方面的效果.这些测试用例都是来源于现代工业ASIC设计的实例,由此说明了算法可以稳定有效地解决工业器中大规模ASIC多种特征电路的布局合法化问题.  相似文献   
3.
面对VLSI生产工艺的不断更新,利用已有的版图,迅速获得适应新工艺的新版图,已成为市场上实际的需求.提出的基于约束图的压缩算法,是面向全芯片压缩的二维压缩算法.它采用层次式压缩策略,"落叶池"等新的数据结构,在压缩过程中放松模块间的连线,具有自动加入拐弯的功能.从两个例子的压缩结果,可以看出这是一个实用的新压缩算法.  相似文献   
4.
一种新型宏模块和标准单元的混合模式布局算法   总被引:5,自引:0,他引:5       下载免费PDF全文
本文针对包含有宏模块和标准单元的超大规模集成电路布局问题, 提出了一个新的混合模式布局算法MMP.该算法综合应用了自底向上的结群策略,数学规划和Slicing划分等技术.MMP算法可以对宏模块和小单元同时求解,算法稳定性好,实用性强,不但求解质量高,而且运算速度快.我们对一组来自工业界的设计实例进行了测试,实验结果表明,MMP是非常实用而高效的.  相似文献   
5.
一个快速高效进行布线拥挤优化的总体布线器   总被引:5,自引:3,他引:2  
设计实现了一个高效的线长模式下基于多处理机的并行总体布线器.通过对非时延驱动模式下串、并行算法的总运行时间和求解时间的比较,表明该并行算法能够在保证求解质量无明显变化的前提下大大加快总体布线算法的求解速度.同时,也提出了基于分布式体系结构的并行总体布线算法.  相似文献   
6.
结合无网格布线的特点,提出一种新的无网格拆线重布算法.该算法显式地表示并动态更新线网所属区域的拥挤程度.在拆线重布进行待布线网的路径搜索时,每个扩展节点中增加拆除线网周边的拥挤权重,从而将待布线网的路径搜索过程和拆除线网的选择过程统一起来,有效地提高了被拆除线网重新布通的可能性.该算法利用改进的二叉区间树有效组织中间数据,降低计算的复杂度.实验结果表明,该算法能有效消除布线顺序对布线结果的影响,提高布通率,且算法运行速度较快.  相似文献   
7.
SOC中Data-Path布图设计面临的挑战   总被引:7,自引:0,他引:7  
目前所设计的系统级芯片(SOC)包含有多个data-path模块,这使得data-path成为整个G大规模集成电路(GSI)设计中最关键的部分.以往的布图理论及算法在许多方面已不能满足data-path布图设计的需要,这主要是由于传统的布图工具没有考虑data-path所特有的电路结构特点.Data-path具有规整的位片结构,具有很高的性能指标要求,如对于时延、耦合效应和串扰等性能都有严格的要求.此外,data-path中还存在大量成束状结构的BUS线网.文中提出了data-path布图设计所面临的挑战.从介绍data-path布图的基本问题入手,重点分析了data-path布图设计中的关键技术,并在讨论已有研究工作的基础上针对不同的布图阶段提出了可行的技术路线与设想.  相似文献   
8.
结合无网格布线的特点,提出一种新的无网格拆线重布算法.该算法显式地表示并动态更新线网所属区域的拥挤程度.在拆线重布进行待布线网的路径搜索时,每个扩展节点中增加拆除线网周边的拥挤权重,从而将待布线网的路径搜索过程和拆除线网的选择过程统一起来,有效地提高了被拆除线网重新布通的可能性.该算法利用改进的二叉区间树有效组织中间数据,降低计算的复杂度.实验结果表明,该算法能有效消除布线顺序对布线结果的影响,提高布通率,且算法运行速度较快.  相似文献   
9.
FaSa: A Fast and Stable Quadratic Placement Algorithm   总被引:4,自引:0,他引:4       下载免费PDF全文
Placement is a critical step in VLSI design because it dominates overall speed and quality of design flow.In this paper,a new fast and stable placement algorithm called FaSa is proposed.It uses quadratic programming model and Lagrange multiplier method to solve placement problems.And an incremental LU factorization method is used to solve equations for speeding up.The experimental results show that FaSa is very stable,much faster than previous algorithms and its total wire length is comparable with other algorithms.  相似文献   
10.
随着VLSI工艺技术的发展和芯片规模的不断增加,尤其是在SOC设计中,原有的那种供电压焊块只能位于芯片边缘的确定益的模式已经不能够满足整个电路性能的需要。在很多情况下,依靠在电源线的拓扑结构确定后的线宽优化,还是无法保证在有限的布线资源下为电路提供可靠的高性能的供电需求。由此,出现了在芯片边缘上浮动放置压焊块及在芯片的顶部放置供电压焊块阵列的方法。文中提出了一种用于SOC设计中新的基于树型结构的浮动压焊块的电源/地线网络优化算法,经过MCNC电路实例测试后得到明显的优化结果。  相似文献   
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号