基于VHDL的CCD驱动时序设计

本文介绍了使用一种标准的硬件描述语言VHDL编写CCD驱动电路的新方法，给出了时序仿真波形，并验证了其可行性。     

用FPGA实现快速傅立叶变换

介绍了一种基于FPGA的FFT算法的实现方法。用VHDL语言完成系统设计描述，经过编译、综合和下载，给出了仿真测试的结果。在FPGA芯片上运行的兀叩算法具有速度快和抗干扰能力强的硬件实现的优点；用VHDL语言实现的基于FPGA的FFT算法具有很好的可移植性，可以重复使用，从而大大提高了设计效率。     

基于EPF10K30的ISA接口设计

随着计算机技术日新月异的发展。计算机控制已经深入到了各个领域，特别是在工业控制领域，计算机通过ISA总线与接口电路进行通信，然后由接口电路去控制被控设备，从而完成预期的控制工作．     

一种用于SOC设计中的智能I/O处理器的实现

文章介绍了SOC设计流程，智能I／O处理器组成，在开发该处理器对VHDL源代码的优化问题。     

VLSI Implementation of Forward Error Control Technique for ATM Networks

In asynchronous transfer mode (ATM) networks, fixed length cells of 53 bytes are transmitted. A cell may be discarded during transmission due to buffer overflow or a detection of errors. Cell discarding seriously degrades transmission quality. The quality degradation can be reduced by employing efficient forward error control (FEC) to recover discarded cells. In this paper, we present the design and implementation of decoding equipment for FEC in ATM networks based on a single parity check (SPC) product code using very‐large‐scale integration (VLSI) technology. FEC allows the destination to reconstruct missing data cells by using redundant parity cells that the source adds to each block of data cells. The functionality of the design has been tested using the Model Sim 5.7cXE Simulation Package. The design has been implemented for a 5 ° 5 matrix of data cells in a Virtex‐E XCV 3200E FG1156 device. The simulation and synthesis results show that the decoding function can be completed in 81 clock cycles with an optimum clock of 56.8 MHz. A test bench was written to study the performance of the decoder, and the results are presented.     

一种基于FPGA的图像中值滤波器的硬件实现

随着超大规模集成电路 (VLSI)技术的不断发展 ,图像的并行处理技术也得到飞速发展。现场可编程门阵列 (FPGA)是在专用集成电路 (ASIC)的基础上发展起来的一种可动态编程的器件 ,与其他中小规模集成电路相比 ,其优点主要在于它有很强的灵活性 ,即其内部的具体逻辑功能可以根据需要配置 ,对电路的修改和维护很方便 ,设计周期短 ,可重构 ,扩展性好等 ,特别适用于流水线方式的数据处理。文中以XILINX公司的XVC30 0 5BG35 2型FPGA芯片为平台构建图像中值滤波实时处理模块 ,并成功地实现了对一帧 1 2 8× 1 2 8× 8像素的灰度图像的滤波处理。     

VHDL语言在寄存器描述中两个局限性的探讨

通过VHDL编程中对寄存器RTL描述限制的深入分析和探讨，提出了利用一个扫描控制信号来完成对多个寄存器描述的间接描述方法，即在扫描时钟信号的边沿监测下，输入信号和在前一周期边沿接收的输入信号比较，若不相等，则说明此时输入信号发生了一个边沿事件，即可等效为寄存器的描述，并给出了具体语句。通过实例证明，该方法克服了对寄存器描述的限制，具有一定的创新性、实用性和推广价值。     

VHDL逻辑综合及FPGA实现

运用ＶＨＤＬ语言描述了一个１２×１２位的高速补码阵列乘法器。重点是运用ＶＨＤＬ逻辑综合优化该乘法器，并进行了乘法器的ＸｉｌｉｎｘＦＰＧＡ实现、功能仿真和时序仿真。经选用ＸＣ４００５ＰＣ－８４－４芯片进行验证，证明了其正确性     

从模式I2C总线接口电路设计及其VLSI实现

提出了一种从模式的I^2C总线接口电路，该接口电路实现了对可变参数ASIC芯片的配置。该电路的设计使得可配置的ASIC芯片中参数配置所需要的芯片管脚大大减少。该方案已通过行为仿真和综合后门级时序仿真，并且用无锡上华0.6μmCMOS工艺实现。     

信息家电控制接口电路设计及其FPGA实现

介绍了用于信息家电控制接口电路的一种实现方案，主要功能是自动接收串行数据并存入片内RAM，进行误码检测，并对控制码进行译码处理，发出对家电的开关控制指令。综合、仿真与测试结果表明设计的系统能完成预定的功能。