基于DSP和FPGA的GPS-B码时统终端系统设计

介绍了一种基于DSP和FPGA的GPS-B码时统终端系统的设计方案,提出了一种利用FPGA对IRIG-B码进行解码的设计方法。详细论述了具体的设计方案及软硬件的实现。通过将快速的DSP与FPGA相结合的方案,研制了一套新颖的GPS-B时统终端系统。试验表明该系统具有较高的实时性和稳定性。     

B码对时在保护测控装置中的实现

由于IRIG-B码对时方式对时精确并简化了对时回路,现已在电力系统中得到了日益广泛的应用。该文在介绍了B码码形特点的基础上,提出了一种内嵌式B码对时模块的设计方法,该模块具有较高的可靠性,准确性和实用性。     

基于MSP430与FPGA的高授时精度时码终端系统设计

高准确度的时间信息和同步频率信号是获取准确数据、实时精确测量和制导控制飞行目标的基础。为了解调IRIG-B交流码和直流码,实现全系统时间同步和精确授时,通过基于MSP430单片机和FPGA的时统终端系统的设计,实现了对IRIG-B码、GPS、GLONASS和北斗时间信息的解调,系统具有内设频标的守时功能和误码识别功能,同时提供各种不同频率的同步信号。通过采用数字电位计自动调节电压的方式进行晶振驯服,提高了晶振的准确度,减小了老化和频率漂移对频率准确度的影响,系统外同步精度可达到100ns。     

测试场时统设备误差分析及处理技术

针对测试场对试验控制信息、时间信息和准频率信息要求较高的特点,设计了基于GPS授时的时间统一系统。在简要介绍时统设备组成的基础上,对影响系统的误差因素进行了分析,着重从调制解调方面讨论了B码终端误差,从系统同步和失步方面讨论了守时误差;提出了从增强B码解调器适应能力、时统守时精度、取样信号时刻精度三个方面减小时统误差的处理措施,指出系统设计中通过合理进行误差分配,控制显著误差,可实现系统的技术性能和经济性能的统一。     

基于FPGA的IRIG-B编码器实现

旨在设计一款基于FPGA的IRIG-B时间系统,该系统采用FPGA作为控制器,GPS引擎M12T作为标准时钟源,利用M12T输出的100 pps信号触发IRIG-B编码模块,完成DC码编码.在DC码的基础上,通过正弦查找表实现了IRIG-B交流码的数字调制,同时设计调制输出电路.采用VHDL语言进行全数字设计,所有功能都由硬逻辑实现,保证了B码信号边沿的准确;带预进位功能的计时链,保证了B码绝对时间精准.软件仿真和示波器观测以及现场运行表明,系统设计达到了预期目标,定时精确可靠.     

提高IRIG-B码编码器时间同步精度方法的研究

提出了以单片微处理器为核心、辅以高速时间同步单元的电路方案,采用软硬件结合方法,设计并实现了IRIG-B码编码器。经验证,该方案结构简单,成本低,同步精度高,符合电力行业标准,满足电力系统运行要求。     

基于FPGA的IRIG-B(DC)码解码卡的设计

为解决传统解码仪存在的体积大、兼容性差等问题,提出利用FPGA实现解调IRIG-B (DC)码信息的电路板卡的设计,该板卡能够解调出IRIG-B(DC)码的时间信息,根据此时间信息,解码卡可以输出相应的秒脉冲,并且通过RS232串口将解调出的时间信息传送给上位机;试验证明该解码卡具有环境适应性强、体积小、结构简明、应用范围广等特点,可以满足实际应用场所对IRIG-B码解码的要求.     

利用CPLD器件合成IRIG-B码方法

近年来,IRIG—B码在电力系统时间同步中得到了越来越多的应用。本文介绍一种数字控制的方法,利用CPLD器件,和单片机、GPS卫星接收模块进行配合,用以实现性能良好的IRIG—B码源。该方法中,各个器件之间配合简单,时间精度控制容易,可方便地在电力系统的时间同步工作中实现。     

基于北斗的嵌入式时间统一服务器的设计实现

针对实际应用中高精度时间同步的需求,需要设计一种支持多种授时格式的授时服务器,提出了一种基于UM-220T北斗模块、ARM处理器和CPLD的时间统一服务器。该服务器能够实现网络时间协议(NTP)和IRIG-B码协议。给出了实现过程和测试结果。     

IRIG-B码的产生与解调系统设计与实现

给出了一种基于ISA总线的B码产生与解调系统设计的新方法。B码产生模块从某个时间初始值开始运行产生时间信息,并按照国际通用的B码格式,产生出与当前时间对应的B码信号,其中运行初始值可由微机通过ISA总线任意设置;B码解调模块将标准时统设备送来的B码信号,通过电平转换之后送入FPGA,由FPGA通过内部逻辑解调出8421码格式的天、时、分、秒信息,通过ISA总线送人微机,以校准本机的系统时间。本系统可用于时统设备的调试与检修,也可作为实践教学设备使用,使所属人员了解IRIG-B码的结构及工作流程。设计具有灵活性和开放性的特点。