排序方式: 共有19条查询结果,搜索用时 265 毫秒
1.
晶体振荡器是振动敏感器件,通常在振动条件下晶振的相位噪声会恶化。该文分析了抗振恒温晶振(OCXO)的设计方法及影响因素,阐述了振动对晶振相位噪声的影响,并采用微型减振器及低加速度灵敏度晶体谐振器设计了100 MHz超小型抗振恒温晶振。该文研制的100 MHz超小型抗振恒温晶振体积仅为25.4 mm×25.4 mm×15 mm,振动条件下相噪指标最优达到-147 dBc/Hz@1 kHz,达到了预期的研制目标。 相似文献
2.
给出了一种用于第三代移动通信系统(3G)CDMA2000基站的时钟同步方案。由一个双星接收卡接收GPS/GLONASS标准秒信号作为整个时钟同步系统的参考,分两级锁相环实现:第一级锁相环采用软件锁相,输出10MHz信号作为第二级锁相环的参考源,第二级锁相环为2个模拟锁相环,分别输出16fc和48fc(fc=1.2288MHz)。2S信号由16fc分频得到。这种设计保证了输出时钟的长期稳定性和短期稳定性,满足协议所规定的同步精度。详细介绍了数字鉴相器、2S产生电路、相差检测及控制电路的电路设计和有关仿真结果。 相似文献
3.
针对恒温晶振的长期稳定度指标,提出了一种改善老化的补偿算法和实现方案。以SC切10 MHz恒温晶振作为老化优化对象,分析其老化数据,总结出简单易行的老化预测模型。通过微处理器建立晶振工作时间轴,在相对固定的时间间隔对恒温晶振进行老化特性补偿,达到优化老化指标的目的。实验结果表明,该长期稳定度补偿方案简单易行,经过补偿的晶振其日老化指标可优于1×10-10,优化效果明显。 相似文献
4.
5.
结合恒温晶振时钟无随机误差和GPS秒信号无累计误差的特点,采用GPS测量监控技术,对高精度晶体振荡器的输出频率进行精密测量和校正后作为系统时钟,通过相位同步算法使FPGA的输出PPS信号与GPS的PPS信号同步。系统中使用Nios II+Verilog HDL设计了高分辨率的时间测量和快速校准时钟同步单元,缩短了频率校准和同步时间。实验结果表明:系统同步精度较高、结构简单,并成功地应用于电磁勘探数据采集系统中。 相似文献
6.
恒温晶振(OCXO)精密恒温箱温度控制电路分析 总被引:1,自引:0,他引:1
设计高稳定的晶体振荡器,必须有性能良好的恒温箱来保证其频率稳定,恒温箱中选择一个性能良好的温度控制电路对稳定频率有重要作用,高性能的控制电路能改善OCXO整体性能,进而选择合适的控制策略来优化控制电路。通过对恒温箱的多种温度控制电路分析及各种电路的工作原理的研究,说明各个参数之间的关系以及其对恒温箱整体性能的影响,提出了选择和改进温度控制电路的方法,对设计高稳定的OCXO提供了很好的依据。 相似文献
7.
8.
9.
该文分析了晶振超低相噪设计方法及影响因素,重点阐述了有载品质因数(Q)值、电路结构等对相噪的影响,并基于改进型的巴特勒振荡电路在小体积下进行了超低相噪恒温晶振的设计,对其主振电路、放大电路、稳压电路等进行了概要的分析。该文研制的100 MHz小型超低相噪恒温晶振体积达到20mm×20mm×10mm,相噪指标最优达到-168dBc/Hz@1kHz,达到了预期的研制目标。 相似文献
10.