首页 | 本学科首页   官方微博 | 高级检索  
文章检索
  按 检索   检索词:      
出版年份:   被引次数:   他引次数: 提示:输入*表示无穷大
  收费全文   3篇
  综合类   3篇
  2012年   1篇
  2011年   1篇
  2005年   1篇
排序方式: 共有3条查询结果,搜索用时 15 毫秒
1
1.
EPON系统中突发接收的CDR电路研究与设计   总被引:1,自引:1,他引:0  
在吉比特级EPON的突发式接收模块中,时钟数据恢复是关键技术之一。在对现有几种时钟数据恢复技术进行对比研究后,提出一种基于改进比特门控振荡器的即时锁定技术。它提升了占空比区分容限,抑制了时钟恢复级的数据的抖动,构造出更加适合吉比特级的时钟数据恢复电路。测试结果表明,对于8B10B码和伪随机码,CDR电路均达到预期的指标要求。  相似文献
2.
针对E1数据的时钟数据恢复问题,设计一种基于小数分频且有环路滤波功能的数控振荡器(DigitallyControlled Oscillator,DCO),给出一种新的全数字锁相环(All Digital Phase-Locked Loop,ADPLL)实现方案,将数字环路滤波器(Digital Loop Filter,DLF)和DCO集成到一个模块,从而实现一种E1时钟数据恢复(Clock Data Re-covery,CDR)电路。经过对比可知,新方案比传统ADPLL实现方案的电路集成度更高。理论分析显示,新方案电路性能可靠。  相似文献
3.
设计一种超低功耗、适用于脉冲位置调制的时钟数据恢复电路.通过对电荷积分,将窄脉冲的时间间距转化为电压,可便捷地恢复精确同步的时钟和数据信号.为扩大可工作的数据率范围,数据恢复所需阈值电压根据输入信号自适应产生.采用CMOS 0.25μm工艺实现所设计的电路,通过仿真验证了其性能.该设计在输入数据率为45.5 kbit/s时,电路功耗仅为13μW.  相似文献
1
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号